申请/专利权人:上海和辉光电股份有限公司
申请日:2022-12-12
公开(公告)日:2024-06-14
公开(公告)号:CN118197199A
主分类号:G09G3/20
分类号:G09G3/20
优先权:
专利状态码:在审-公开
法律状态:2024.06.14#公开
摘要:本发明提供了像素驱动电路、显示面板以及像素驱动电路的驱动方法,像素驱动电路包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第六晶体管、驱动晶体管、第一电容、第五晶体管,第五晶体管的栅极耦接第三输入端,第三输入端耦接第三控制信号引线,第三控制信号引线于电容重置阶段的触发子阶段和维持子阶段均维持低电平。本发明能够降低驱动晶体管的迟滞,改善显示屏残影现象。
主权项:1.一种像素驱动电路,其特征在于,包括多个像素驱动单元,所述像素驱动单元包括:一第一晶体管,所述第一晶体管的第一极耦接一第五输入端,第二极耦接一第一节点,栅极耦接一第二输入端;一第二晶体管,所述第二晶体管的第一极耦接一第二节点,第二极耦接一第一电源电压,栅极耦接一第一输入端;一第三晶体管,所述第三晶体管的第一极耦接所述第二节点,第二极耦接一第三节点,栅极耦接所述第二输入端;一第四晶体管,所述第四晶体管的第一极耦接所述第一电源电压,第二极耦接一第四节点,栅极耦接一第六输入端;一第六晶体管,所述第六晶体管的第一极耦接所述第三节点,第二极耦接所述第四节点,栅极耦接一第四输入端;一驱动晶体管,所述驱动晶体管的第一极耦接所述第一节点,第二极耦接所述第三节点,栅极耦接所述第二节点;一第一电容,所述第一电容的第一极耦接一第二电源电压,第二极耦接所述第二节点;一第五晶体管,所述第五晶体管的第一极耦接所述第二电源电压,第二极耦接所述第一节点,栅极耦接一第三输入端;所述第三输入端耦接一第三控制信号引线,并于电容重置阶段的触发子阶段和维持子阶段均维持低电平。
全文数据:
权利要求:
百度查询: 上海和辉光电股份有限公司 像素驱动电路、显示面板以及像素驱动电路的驱动方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。