申请/专利权人:黑龙江大学
申请日:2024-03-22
公开(公告)日:2024-06-14
公开(公告)号:CN118199608A
主分类号:H03K19/003
分类号:H03K19/003;H03K19/0175;H03K5/134
优先权:
专利状态码:在审-公开
法律状态:2024.06.14#公开
摘要:本发明提出一种抗单粒子效应延迟电路,包括:上拉网络101、第一反相器102、下拉网络103、第一晶体管104、第二晶体管105和第二反相器106;上拉网络101、第一反相器102、下拉网络103、第一晶体管104、第二晶体管105组成一级电路;第二反相器106组成第二电路;本发明的延迟电路可提供百皮秒级的延迟时间,所需晶体管数量较少,面积开销较低。并且延迟时间可根据实际应用需求,通过调节上拉网络和下拉网络中晶体管数量和尺寸进行调整,延迟电路可过滤输入的SET脉冲,具有缓解SET的能力,可缓解的最大SET脉冲宽度可根据实际抗辐射应用需求通过调节上拉网络和下拉网络中晶体管数量和尺寸进行调整,应用范围更广。
主权项:1.一种抗单粒子效应延迟电路,其特征在于,所述一种抗单粒子效应延迟电路的结构包括:上拉网络101、第一反相器102、下拉网络103、第一晶体管104、第二晶体管105和第二反相器106;所述上拉网络101、第一反相器102、下拉网络103、第一晶体管104、第二晶体管105组成一级电路;所述第二反相器106组成第二电路;所述上拉网络101和下拉网络103用于接受电路输入端IN的输入信号,并降低对充放电路径中的平均电流值,减缓一级电路输出端处的负载电容充放电速度;所述第一反相器102用于减缓一级电路输出端处的负载电容充放电的速度;所述第一晶体管104和第二晶体管105用于增加一级电路输出处的负载电容值;所述第二反相器106用于对被一级电路屏蔽的SET进行点屏蔽,将延时后的信号输出至电路输出端OUT。
全文数据:
权利要求:
百度查询: 黑龙江大学 一种抗单粒子效应延迟电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。