申请/专利权人:安徽工程大学
申请日:2023-11-17
公开(公告)日:2024-06-21
公开(公告)号:CN221200385U
主分类号:G06F7/483
分类号:G06F7/483;G06F15/78
优先权:
专利状态码:有效-授权
法律状态:2024.06.21#授权
摘要:本实用新型揭示了一种粗粒度可重构浮点处理单元和网格型浮点CGRA,包括配置控制数据寄存器组和RFPE,所述RFPE由多个浮点处理单元组成,所述配置控制数据寄存器组和多个浮点处理单元之间互联通信,所述RFPE中的每个浮点处理单元均由FPE1和FPE2构成。本实用新型是一种全新的浮点型CGRA架构,对浮点PE的加减乘除运算的时延进行了求解,对浮点PE四则运算的RTL原理图进行了设计,并能对4位到64位浮点加法器、减法器、乘法器和除法器的结温、动态功耗、LUT和IO进行了分析和比较,为浮点CGRA编译器的编译工具的节点计算时延提供理论依据,为浮点CGRA的运算部件设计和流片打下基础。
主权项:1.粗粒度可重构浮点处理单元,包括配置控制数据寄存器组和RFPE,所述RFPE由多个浮点处理单元组成,所述配置控制数据寄存器组和多个浮点处理单元之间互联通信,其特征在于:所述RFPE中的每个浮点处理单元均由FPE1和FPE2构成。
全文数据:
权利要求:
百度查询: 安徽工程大学 粗粒度可重构浮点处理单元和网格型浮点CGRA
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。