申请/专利权人:山东浪潮科学研究院有限公司
申请日:2024-03-19
公开(公告)日:2024-06-25
公开(公告)号:CN118245404A
主分类号:G06F13/16
分类号:G06F13/16;G06F15/78;G06F13/42
优先权:
专利状态码:在审-公开
法律状态:2024.06.25#公开
摘要:本申请涉及处理器提速技术领域,公开一种基于FPGA调节片间缓存一致性的系统和方法,所述系统包括多核模块,内存模块,FPGA模块,所述方法包括以下流程,FPGA模块随着数据流向,通过FPGA模块的MESI状态机控制器对接入的数据进行读取确认,从而将数据写入调取数据的core。通过该方法通过在CPU的内部嵌入CPUCache高速缓存,拉近CPUCache和CPU核心之间的距离,从而提高访问速度,同时可以兼顾传输速度的同时,也保证了对应的存储容量。
主权项:1.一种基于FPGA调节片间缓存一致性的系统,其特征在于,包括:多核模块,包括cacheL1和cacheL2,所述cacheL1为基于RISC-V的CPU核,所述cacheL2为核间共享cache,所述多核模块中所有的CPU并行于PCIE的总线架构上,所述总线架构与cacheL2连接;内存模块,与cacheL2连接;FPGA模块,与所述多核模块、内存模块连接,所述FPGA模块包括并行数据处理模块、标志位输入模块、标志位发送模块和MESI模块,所述FPGA模块用于根据处理器核心之间的数据交换需求,在不同核心之间进行数据传输,以提高缓存一致性。
全文数据:
权利要求:
百度查询: 山东浪潮科学研究院有限公司 一种基于FPGA调节片间缓存一致性的系统和方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。