申请/专利权人：沐曦集成电路(上海)有限公司

申请日：2022-12-22

公开（公告）日：2024-06-25

公开（公告）号：CN118247131A

主分类号：G06T1/60

分类号：G06T1/60;G06T1/20;G06F12/0802

优先权：

专利状态码：在审-公开

法律状态：2024.06.25#公开

摘要：本发明涉及一种基于高级封装和多类型扩展存储器的GPU芯片架构系统，IO接口芯粒和与其相连的Uk；Uk中的L1k，L2k，…，Lhk，…Lfhk沿距离IO接口芯粒从近到远的方向依次排布，还包括设置在Lhk上的扩展存储器Shk，Lhk和Shk的面积和形状均相同；Lhk包括第一芯粒区域和第二芯粒区域；Shk包括第一扩展存储区域和第二扩展存储区域；第一芯粒区和第一扩展存储区域重叠；第二芯粒区域和第二扩展存储区域重叠；第一扩展存储区域用于扩充Ap和或C1p的存储容量；第二扩展存储区域用于为C2q设置对应的C3q。本发明提高了GPU芯片的良率和GPU的数据访问速度，提升了GPU芯片的性能。

主权项：1.一种基于高级封装和多类型扩展存储器的GPU芯片架构系统，其特征在于，包括GPU芯片，所述GPU芯片包括IO接口芯粒和与所述IO接口芯粒相连的K组GPU核心芯粒{U1,U2,…，Uk，…UK},Uk为第k组GPU核心芯粒，k的取值范围为1到K；Uk＝L1k，L2k，…，Lhk，…Lfhk,L1k，L2k，…，Lhk，…Lfhk沿距离IO接口芯粒从近到远的方向依次排布，Lhk为Uk中第h个GPU核心芯粒，h的取值范围为1到fh,fh为Uk中GPU核心芯粒的数量；所述系统还包括设置在Lhk上的扩展存储器Shk，Lhk和Shk的面积和形状均相同，采用晶圆堆叠的方式切割生成；所述GPU核心芯粒包括P个执行单元A1p、P个第一级高速缓冲存储器C11p、Q个第二级高速缓冲存储器C12q、第一路由模块以及至少一个设置在GPU核心芯粒一侧的芯粒通信接口第一D1t和至少一个设置在GPU核心芯粒另一侧的芯粒通信接口第二D1t，其中，p的取值范围为1到P，q的取值范围为1到Q，每一A1p中设置一个对应的C11p，每一C11p通过所述第一路由模块能够访问任何一个C12q；1≤t≤T,T为GPU核心芯粒一侧设置芯粒通信接口的最大值；所述IO接口芯粒包括G个第二芯粒通信接口{D21，D22，…，D2g，…D2G}、K≤G，D2g为设置IO接口芯粒上的第g个第二芯粒通信接口，g的取值范围为1到G；每一Uk对应一个D2g，L1k的第一D1t与对应的D2g相连，Ltk的第二D1t与Lt+1k的第一D1t相连，Lhk通过第一D1t、第二D1t、D2g跨芯粒访问其他GPU核心芯粒或IO接口芯粒；所述GPU核心芯粒包括第一芯粒区域和第二芯粒区域，A1p和C11p设置在所述第一芯粒区域内，C12q、第一路由模块和D1t设置在所述第二芯粒区域中；Shk包括第一扩展存储区域和第二扩展存储区域；所述第一芯粒区和所述第一扩展存储区域相重叠，且面积和大小均相等；所述第二芯粒区域和所述第二扩展存储区域相重叠，且面积和大小均相等；所述第一扩展存储区域包括P个第一扩展存储单元，每一Ap对应一个第一扩展存储单元Bp,Bp用于扩充Ap和或C1p的存储容量；所述第二扩展存储区域包括Q个第二扩展存储单元，C2q对应的第二扩展存储单元设置为C2q对应的第三级高速缓冲存储器C3q，C13q用于存储C12q中替换出的且访问频率符合预设的访问需求的数据。

全文数据：

权利要求：

百度查询： 沐曦集成电路(上海)有限公司 基于高级封装和多类型扩展存储器的GPU芯片架构系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD