买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：意法半导体国际有限公司

摘要：一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器PFD。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括：积分器，该积分器具有接收中间输出的第一输入、第二输入，并且生成粗略VCO控制；将参考电压耦合到第二输入的第一开关；对积分器的输出进行缓冲的缓冲器；以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制，并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。

主权项：1.一种锁相环，包括：相位频率检测器PFD，具有接收输入信号的第一输入端子和接收反馈信号的第二输入端子；电荷泵，具有被耦合到所述PFD的输出端子的输入端子；环路滤波器，包括串联在所述电荷泵的输出端子与地之间的电阻器和电容器；积分器，具有被耦合到所述环路滤波器的中心抽头的非反相端子；第一开关，被耦合在参考电压与所述积分器的反相端子之间；第二开关，被耦合到所述积分器的所述反相端子；缓冲器，被耦合在所述积分器的输出端子与所述第二开关之间，其中所述缓冲器是处于单位增益配置的运算放大器；压控振荡器VCO，具有被耦合到所述环路滤波器的第一输入端子和被耦合到所述积分器的输出端子的第二输入端子；以及反馈路径，提供所述反馈信号。

全文数据：具有降低的VCO增益的锁相环设计技术领域本公开涉及锁定环电路，并且特别地涉及一种锁相环PLL设计，其通过使用精细和粗略控制来降低其压控振荡器VCO的增益。背景技术诸如锁相环电路等锁定环路电路是无线电、无线和电信技术的基本部件。锁相环PLL是生成具有与输入信号的相位相关的相位的输出信号的控制系统。简单的PLL包括可变频率振荡器和相位检测器。振荡器生成周期性信号，并且相位检测器将该周期性信号的相位与参考周期性信号的相位相比较，从而调节振荡器以保持相位匹配。保持输入和输出相位相一致也可以表示保持输入和输出频率相同。因此，除了同步信号之外，PLL还可以跟踪输入频率，或者可以生成作为输入频率的倍数或分数的频率。常用的可变频率振荡器是环型压控振荡器VCO。然而，环型VCO具有较高的增益，从而导致PLL的滤波器元件中的电阻器产生高的噪声。为了降低环形振荡器VCO的增益，一种已知的方法是利用偏置电流向环形振荡器VCO中提供恒定电流，从而降低其增益。然而，环形振荡器VCO必须能够补偿其部件的温度和老化，导致将环形振荡器VCO的增益降低限制为约一半的因子。由于可能希望将环形振荡器VCO的增益降低一半以上，所以这种已知的方法不适用于某些应用。现在参考图1所示的电路描述另一种已知的方法。此处，锁相环100包括相位频率检测器PFD102，PFD102将输入信号Fref与反馈信号Fdiv相比较，并且产生基于输入信号Fref与反馈信号Fdiv之间的相位差的误差信号UP1、DN1。当输入信号Fin的相位超前于反馈信号Fdiv的相位时，控制信号UP1以逻辑高被断言asserted，而控制信号DN1保持在逻辑低。相反，当输入信号Fin的相位滞后于反馈信号Fdiv的相位时，控制信号DN1以逻辑高被断言，而控制信号UP1保持在逻辑低。当输入信号Fin的相位和反馈信号Fdiv的相位相匹配时，UP1和DN1都不被断言。由于输入信号Fin的相位不能同时超前和滞后于反馈信号Fdiv的相位，所以相位频率检测器PFD将不会同时断言UP1和DN1。电荷泵104接收控制信号UP1、DN1，并且基于控制信号UP1、DN1为VCO生成差分控制信号UP2、DN2。当UP1被断言时，电荷泵增加差分控制信号UP2、DN2之间的电压差，相对地，在DN1被断言时降低差分控制信号UP2、DN2之间的电压差。差分控制信号UP2、DN2然后被滤波器106低通滤波，以产生用于在精细范围内控制压控振荡器VCO110的“精细”控制信号Vfinep和Vfinen。粗略控制框108接收精细控制信号Vfinep和Vfinen以及参考信号Vrefp和Vrefn，并且基于这些精细控制信号和参考信号来生成用于在粗略范围内控制VCO110的“粗略”控制信号Vcoarse。精细范围的调节改变了粗略范围。粗略控制框108的更多细节将在下面给出。精细控制信号Vfinep、Vfinen和粗略控制信号Vcoarse驱动VCO110，VCO110产生具有基于精细控制信号Vfinep、Vfinen和粗略控制信号Vcoarse的相位和频率的输出信号。输出信号通过分频器114被反馈回PFD102的输入作为反馈信号Fdiv，从而产生负反馈回路。如果输出相位漂移，则控制信号UP2、DN2将相应地改变，以在相反的方向上驱动VCO110的相位以减小误差。因此，VCO110的输出信号的输出相位被锁定到输入信号Fref的相位。来自VCO110的输出信号被馈送通过第二分频器112，以产生相位锁定到输入信号Fref的输出信号Fout。现在另外参考图2描述粗略控制框108。粗略控制框108包括：确定1Vrefn和Vfinen之间的差值的第一对差分晶体管MP1、MP2；确定2Vrefp和Vfinep之间的差值的第二对差分晶体管MP3、MP4；以及确定差值1和2之间的差值的第三对差分晶体管MN1、MN2。表示该第三差值的输出电流通过晶体管MN2、MN4以及MN1、MN3、MP5、MP6被镜像到开关SW1。开关SW1周期性地闭合。开关SW1的闭合将输出电流传送到单端电容器C，该单端电容器C设置输出源极跟随器晶体管MP7的栅极处的电压。这用于周期性地积分精细控制信号Vfinen、Vfinep，这结合PLL的操作减小了精细控制信号Vfinep、Vfinen与参考信号Vrefp、Vrefn之间的差值，从而有效地使精细输入范围以参考信号Vrefp、Vrefn为中心。因此，精细控制信号Vfinep、Vfinen的有效范围被动态地最大化。当开关SW1断开时，开关SW2闭合，精细控制信号Vfinep、Vfinen的积分停止，并且缓冲器116将单端电容器C的电压施加到SW2的输出节点。这在积分重新开始时保持粗略控制框108的准备就绪。PLL100结合粗略控制框108能够调节温度变化和老化效应，并且降低VCO110的增益。然而，该方法的增益降低也受到限制，因为Vcoarse和Vfinep、Vfinen电压处于不同的电位，导致VCO110内部的电压到电流转换器内部的极大不同的跨导，从而限制了跨PVT变化的VCO增益的降低。这对于低电压应用是不够的，因为基于低电压环形振荡器的PLL的VCO增益很高。因此，需要进一步开发能够降低其VCO的增益的PLL电路。发明内容本文中公开了一种锁相环，其包括相位频率检测器PFD，相位频率检测器PFD接收输入信号和反馈信号并且基于输入信号和反馈信号的相位比较来产生控制信号。电荷泵从PFD接收控制信号并且基于控制信号产生初始压控振荡器VCO控制信号。环路滤波器基于初始VCO控制信号生成精确VCO控制信号和中间输出信号。粗略控制电路被配置为在第一阶段对中间输出信号与参考电压之间的差值进行积分，从而生成以中间输出信号为中心的粗略VCO控制信号。在第二阶段中，粗略控制电路对中间输出信号与缓冲的反馈信号之间的差值进行积分，从而生成以中间输出信号为中心的粗略VCO控制信号。此处，缓冲的反馈信号是粗略VCO控制信号的缓冲版本。VCO接收精细VCO控制信号和粗略VCO控制信号作为输入，并且生成具有基于精细VCO控制信号和粗略VCO控制信号的频率的输出信号。反馈路径被耦合到VCO以接收输出信号并且产生反馈信号。反馈路径可以包括分频器，分频器被耦合到VCO的输出，生成反馈信号，并且被耦合到PFD以向PFD提供反馈信号。环路滤波器可以包括被串联耦合在电荷泵的输出与地之间的电阻器和电容器。精细VCO控制信号可以在环路滤波器的上部抽头处被生成，并且中间输出信号可以在环路滤波器的中心抽头处被生成。附图说明图1是根据现有技术的锁相环的框图，其包括在粗略范围和精细范围内被控制以便降低VCO增益的VCO；图2是根据现有技术的图1的粗略控制框的框图；图3是根据本公开的锁相环的框图，其包括在粗略范围和精细范围内被控制以便降低VCO增益的VCO；以及图4是在拉普拉斯域中绘制的图3的锁相环的框图。具体实施方式图3所示的是锁相环PLL200。相位频率检测器PFD202将输入信号Fref与反馈信号Fdiv相比较，并且产生误差信号203，误差信号203与输入信号Fref和反馈信号Fdiv之间的相位差成比例。电荷泵204基于控制信号203生成用于VCO232的控制信号205。当输入信号Fin的相位超前于反馈信号Fdiv的相位时，电荷泵204增加控制信号205的电压，相对地，在反馈信号Fdiv的相位超前于输入信号Fin的相位时降低控制信号205的电压。控制信号205被传递到滤波器230。可以使用任何类型的滤波器，然而作为示例，滤波器230被描绘为包括示例性地示出为电阻器和电容器的电阻部件206以及电容部件199和208。电阻器206和电容器208被串联耦合在节点299与地之间以形成串联RC滤波器。电容器199被耦合在节点299与地之间。用于VCO232的精细控制信号211在节点299处被产生。滤波器230的中心抽头298产生中间信号209。积分器216具有接收中间信号209的非反相输入和耦合到节点297的反相输入。开关S1选择性地将节点297耦合到参考电压Vref，并且开关S2选择性地耦合节点297以接收缓冲的反馈信号221。用于VCO232的粗略控制信号215在积分器216的输出处被产生。VCO232接收精细控制信号211和粗略控制信号215。应当理解，精细控制信号211用于在精细范围内控制VCO232，并且粗略控制信号215用于在粗略范围内控制VCO232。缓冲器224处于单位增益配置的运算放大器被耦合在积分器216的输出与开关S2之间，并且因此用于将粗略控制信号215缓冲到开关S2作为缓冲的反馈信号221。缓冲器224的使用有助于降低PLL200的功率开销，因为当通过缓冲器224的反馈路径的带宽较低甚至低于积分器216时，其功率开销较低。因此，缓冲器244所使用的功率非常低，以至于在PLL200的整体功耗方面可以忽略不计。在操作中，在第一阶段，在PLL299从断电状态被唤醒并且因此被解锁之后，开关S1闭合并且开关S2断开，使得积分器216的反相输入在其输入处看到Vref。当开关S1闭合时，精细控制信号211和粗略控制信号215处于不同的电位，以将电流馈送到VCO232中以产生期望的输出Fout。当Fout的频率锁定时，开关S1断开并且开关S2闭合，以开始第二阶段。在这个阶段，通过缓冲器224，精细控制信号211和粗略控制信号215最终将在电位上接近，从而导致用于粗略路径和精细路径的VCO232内部的电压到电流转换器的类似特性。积分器216使中间信号209和缓冲的反馈信号221在其输入处处于大致相同的电位，而缓冲器224确保缓冲的反馈信号221和粗略控制信号215处于大致相同的电位。因此，如上所述，缓冲的反馈信号221和粗略控制信号215处于大致相同的电位或者换言之，粗略控制信号215以缓冲的反馈信号221为中心或者以中间信号209为中心，这在常规设计中不是这种情况，并且这导致用于粗略和精细输入两者的VCO232内部的电压到电流转换器的相同的跨导。这使得能够将VCO232的增益降低量增加远大于传统设计所能达到的量。输出信号Fout通过分频器226被反馈回系统的输入作为反馈信号Fdiv，以产生负反馈回路。如果输出相位漂移，则控制信号205将相应地改变，以在相反的方向上驱动VCO232相位以减小误差。因此，VCO232的输出处的输出相位被锁定到输入信号Fref的相位。除了降低VCO232的增益之外，PLL200设计还有其他益处。由于VCO232的增益降低，由环路滤波器230的电阻器206引入的噪声被降低到不显著的水平。另外，由于VCO232的增益降低，由电荷泵204输出的电流可以保持为高，有助于减少由电荷泵204输出的噪声。此外，PLL200的这种设计降低了跨PVT差值的到VCO232的控制电压的范围，从而允许PLL200本身具有较低的电源电压，并且简化了电荷泵204的设计。在图4中描绘的是拉普拉斯域中的PLL200。该描绘有助于理解滤波器230的传递函数以及PLL200的整体传递函数。从图4中可以看出，电荷泵204具有Icp2π的增益其中Icp＝电荷泵电流。从图4中还可以看出，运算放大器224具有传递函数A1+SR0C0。另外，滤波器230的电阻性部件206由值R表示，并且电容性部件208由值1sCb表示为了便于表示而忽略了图3所示的电容器199。电阻性部件206的输出207和电容性部件208的输出209可以被认为由加法器212相加，以提供用于VCO232的精细控制信号211。因此，可以看出，滤波器230在低频时向PLL200提供高环路增益，并且在wz＝1RCb时为左半平面零点。因为，PLL200的带宽高，所以积分器216的反馈具有比PLL200本身低的带宽Gm1sCs的这一事实不会不利地影响稳定性。VCO232由放大框214和放大框218表示，放大框214将精细控制信号211放大等于Kvcoccs的因子以产生信号213，放大框218将粗略控制信号215放大等于Kvcocgs的因子以产生信号217。信号213和217可以被认为由加法器222相加，并且因此可以理解，VCO232以Kvcoccs的增益响应于精细控制信号211，并且以Kvcocgs的增益响应于粗略控制信号215。PLL的整体传递函数对由滤波器230的电阻性部件206和电容性部件208确定的角频率具有恒定的低频增益，然后下降，其中两个极点滚降。一个极点由电容性部件208定义并且处于sCb，另一极点由运算放大器224的传递函数定义，并且是SR0C0。因此，由粗略控制信号215提供的增益控制是由精细控制信号211提供的增益控制的约20到30倍。

权利要求：1.一种锁相环，包括：相位频率检测器PFD，具有接收输入信号的第一输入端子和接收反馈信号的第二输入端子；电荷泵，具有被耦合到所述PFD的输出端子的输入端子；环路滤波器，包括串联在所述电荷泵的输出端子与地之间的电阻器和电容器；积分器，具有被耦合到所述环路滤波器的中心抽头的非反相端子；第一开关，被耦合在参考电压与所述积分器的反相端子之间；第二开关，被耦合到所述积分器的所述反相端子；缓冲器，被耦合在所述积分器的输出端子与所述第二开关之间；压控振荡器VCO，具有被耦合到所述环路滤波器的第一输入端子和被耦合到所述积分器的输出端子的第二输入端子；以及反馈路径，提供所述反馈信号。2.根据权利要求1所述的锁相环，其中所述反馈路径包括分频器，所述分频器被耦合在所述VCO的输出与所述PFD的第二输入端子之间。3.一种锁相环，包括：相位频率检测器PFD，接收输入信号和反馈信号，并且基于所述输入信号和所述反馈信号的相位比较来产生控制信号；电荷泵，从所述PFD接收所述控制信号并且基于所述控制信号来产生初始压控振荡器VCO控制信号；环路滤波器，基于所述初始VCO控制信号来生成精细VCO控制信号和中间输出信号；粗略控制电路，包括：积分器，具有从所述环路滤波器接收所述中间输出信号的第一输入，并且生成粗略VCO控制信号；第一开关，选择性地将参考电压耦合到所述积分器的第二输入；缓冲器，对所述积分器的输出进行缓冲；第二开关，选择性地将所述积分器的输出耦合到所述积分器的第二输入；VCO，接收所述精细VCO控制信号和所述粗略VCO控制信号作为输入，并且生成具有基于所述精细VCO控制信号和所述粗略VCO控制信号的频率的输出信号；以及反馈路径，被耦合到所述VCO以接收所述输出信号并且产生所述反馈信号。4.根据权利要求3所述的锁相环，其中所述反馈路径包括分频器，所述分频器被耦合到所述VCO的输出、生成所述反馈信号并且被耦合到所述PFD以向所述PFD提供所述反馈信号。5.根据权利要求3所述的锁相环，其中所述环路滤波器包括被串联耦合在所述电荷泵的输出与地之间的电阻器和电容器；其中所述精细VCO控制信号在所述环路滤波器的上部抽头处被生成；并且其中所述中间输出信号在所述环路滤波器的中心抽头处被生成。6.一种锁相环，包括：相位频率检测器PFD，接收输入信号和反馈信号，并且基于所述输入信号和所述反馈信号的相位比较来产生控制信号；电荷泵，从所述PFD接收所述控制信号并且基于所述控制信号来产生初始压控振荡器VCO控制信号；环路滤波器，基于所述初始VCO控制信号来生成精细VCO控制信号和中间输出信号；粗略控制电路，被配置为：在第一阶段对所述中间输出信号与参考电压之间的差值进行积分，从而生成以所述中间输出信号为中心的粗略VCO控制信号；以及在第二阶段对所述中间输出信号与缓冲的反馈信号之间的差值进行积分，从而生成以所述中间输出信号为中心的所述粗略VCO控制信号，其中所述缓冲的反馈信号包括所述粗略VCO控制信号的缓冲版本；VCO，接收所述精细VCO控制信号和所述粗略VCO控制信号作为输入，并且生成具有基于所述精细VCO控制信号和所述粗略VCO控制信号的频率的输出信号；以及反馈路径，被耦合到所述VCO以接收所述输出信号并且产生所述反馈信号。7.根据权利要求6所述的锁相环，其中所述反馈路径包括分频器，所述分频器被耦合到所述VCO的输出、生成所述反馈信号并且被耦合到所述PFD以向所述PFD提供所述反馈信号。8.根据权利要求6所述的锁相环，其中所述环路滤波器包括被串联耦合在所述电荷泵的输出与地之间的电阻器和电容器；其中所述精细VCO控制信号在所述环路滤波器的上部抽头处被生成；并且其中所述中间输出信号在所述环路滤波器的中心抽头处被生成。9.一种用于锁相环的控制电路，所述控制电路包括：环路滤波器，基于接收的初始VCO控制信号来生成精细VCO控制信号和中间输出信号；粗略控制电路，包括：积分器，具有从所述环路滤波器接收所述中间输出信号的第一输入，并且生成粗略VCO控制信号；第一开关，选择性地将参考电压耦合到所述积分器的第二输入；缓冲器，对所述积分器的输出进行缓冲；第二开关，选择性地将所述积分器的输出耦合到所述积分器的第二输入。10.根据权利要求9所述的锁相环，其中所述环路滤波器包括被串联耦合在所述电荷泵的输出与地之间的电阻器和电容器；其中所述精细VCO控制信号在所述环路滤波器的上部抽头处被生成；并且其中所述中间输出信号在所述环路滤波器的中心抽头处被生成。11.一种用于锁相环的控制电路，所述控制电路包括：滤波器，包括串联在节点与地之间的电阻器和电容器；积分器，具有被耦合到所述环路滤波器的中心抽头的非反相端子；第一开关，被耦合在参考电压与所述积分器的反相端子之间；第二开关，被耦合到所述积分器的所述反相端子；以及缓冲器，被耦合在所述积分器的输出端子与所述第二开关之间。

百度查询： 意法半导体国际有限公司 具有降低的VCO增益的锁相环设计