买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：华东计算技术研究所(中国电子科技集团公司第三十二研究所)

摘要：本发明涉及一种应用于高速串行接口的高精度接收机均衡器，包括模拟前端AFE模块与判决反馈均衡器DFE模块；在模拟前端模块中，经信道传输的信号首先进入阻抗匹配模块，之后依次经连续时间线性均衡器CTLE与可变增益放大器VGA模块均衡后的信号进入DFE模块；DFE模块包含依次连接的减法器、DFE均衡模块、解串器，以及自适应算法模块四部分，自适应算法模块根据解串器输出的数据信号自适应调节DFE均衡模块的权重系数。解决了VGA模块不具备较大范围可调节增益、DFE模块中数据速率较高出现的时序约束与时钟采样频率要求过高的问题，改进的可变增益放大器，采用两级设计并在输出端设计负电容结构；判决反馈均衡器DFE：5抽头半速率预测式结构实现；自适应算法模块实现。

主权项：1.一种应用于高速串行接口的高精度接收机均衡器，其特征在于，包括模拟前端AFE模块与判决反馈均衡器DFE模块；在模拟前端模块中，经信道传输的信号首先进入阻抗匹配模块，之后依次经连续时间线性均衡器CTLE与可变增益放大器VGA模块均衡后的信号进入DFE模块；信号进入DFE模块依次经过减法器、DFE均衡模块、解串器，以及自适应算法模块四部分，自适应算法模块根据解串器输出的数据信号自适应调节DFE均衡模块的权重系数；VGA模块：VGA模块包括两级VGA架构，其中第一级中，差分输入信号VIN和VIP接在MOS管M1、M2的栅极，M1、M2的源极跨接可编程电阻阵列RS1，漏端连接负载电阻RL2；在第二级中，第一级输出信号连接在第二级MOS管M3、M4的栅极，M3、M4的源极跨接可编程电阻阵列RS2，漏端连接负载电阻RL1；第二级模块的输出级联着负电容电路，其中MOS管M5、M6为负电容电路的交叉耦合对管，其源极跨接电容C；两级VGA模块输出端级联的负载电容CL为下一级模块等效输入电容；在本次设计中，VGA模块除了具备较大的带宽以提供更好的驱动能力，还需要提供较大范围可调节增益，因此采用两级VGA结构对信号进行补偿；第一级VGA作用是对信号整体增益进行补偿，通过设计七位控制码r_ctrl[6：0]，实现在奈奎斯特频率范围内较大范围的增益可调；第二级VGA作用是提供较大的带宽，但由于后级模块具有较大的负载，需要在设计中减小负载电阻值，因此整体增益较小；所以第二级VGA在源极可编程电阻阵列RS设计中采用五位控制码r_ctrl[4：0]，以适当调节电路整体增益；同时在第二级输出端级联负电容结构，通过引入额外的零点来抵消原来主极点的影响，使得系统带宽进一步增大，并且在高频处增益提高，减少了版图设计中寄生电容对信号高频分量带来的影响；第一级可变增益放大器分析：第一级可变增益放大器的传输函数H1S为： 上述传输函数中s是一个复数变量，表示拉普拉斯变换域中的频率；式中，因MOS管M1和M2的尺寸相同，用gm1、2代指MOS管M1或M2的跨导；CL1为第二级可变增益放大器的等效输入电容；通过设计RS1为可编程电阻阵列，可实现第一级可变增益放大器的直流增益可调；第二级可变增益放大器分析：由传统VGA模块的传输函数可知，其系统带宽与其主极点wp相关，如果后级模块负载电容过大，会导致wp较小从而使得带宽减小，因此可以通过减小后级负载电容以获得较大的带宽，负电容技术就是基于此种方式实现带宽拓展；负电容结构小信号模型，MOS管M5的栅极g5与M6的源极s6通过压控电流源gm6Vgs6连接，MOS管M6的栅极g6与M5的源极s5通过压控电流源gm5Vgs5连接，其中gm5、6表示MOS管的M5、M6的跨导，Vgs5、6表示MOS管M5、M6的栅源电压；MOS管M5的栅极g5与源极s5跨接电容Cgs5，MOS管M6的栅极g6与源极s6跨接电容Cgs6；电压源VX跨接在MOS管M5与M6的栅极g5和g6之间，表示MOS管M5与M6漏极的电压差，电流IX表示流经其的电流，电流IX与电压VX相除表示为负电容结构输出阻抗的倒数；电容C跨接在MOS管M5与M6的源极s5和s6之间，VC表示其电压，IC表示流经其的电流；负电容结构小信号模型可等效为负电阻串联负电容，其中负电阻为RNC＝-2+CgsC*1gm，负电容为-C；其中Cgs为MOS管M5、M6的栅源电容，gm为MOS管M5、M6的跨导；级联了负电容结构的第二级可变增益放大器输出阻抗可表示为： 其中：ZOUT为第二级可变增益放大器输出阻抗，表示为从输出端VOUT等效的第二级可变增益放大器阻抗，RL2为第二级可变增益放大器负载电阻，CL为第二级可变增益放大器负载电容，ZNC为负电容结构等效阻抗，表示从MOS管M5、M6漏极等效的负电容电路的阻抗；第二级可变增益放大器的传输函数H2s为： 式中：gm3、4为MOS管M3、M4的跨导；此时第二级可变增益放大器直流增益可表示为A0，其为： 从零极点的角度分析负电容拓展带宽的方式，通过引入负电容结构会引入额外的一个零点与一个极点，通过设计实现引入的零点与传统VGA模块的主极点相互抵消，从而实现幅频特性曲线在主极点之后继续保持平稳，从而实现带宽的拓展；判决反馈均衡器：自适应判决反馈均衡器的结构具体为：经AFE模块均衡后的信号作为自适应DFE模块的输入信号Data_in，数据首先分为两路，分别通过加法器叠加均衡信号ho2～ho5和he2～he5，下标o表示偶路，e表示奇路；之后两路数据分为分别分为三路信号，其中第一路信号分别通过采样器、两个采样时钟信号反向的锁存器结构生成用于信号边沿采样结果的信号Edge_odd和Edge_even，其中clke与为反相的边沿采样时钟信号；剩余两路信号分别经加法器结构叠加极性相反的信号+h1、-h1，再通过采样器采样生成采样信号o1+、o1-与e1+、e1-，之后通过数据选择器由信号o2、e2分别选通生成信号e2、o2；e2、o2两路信号分别经过SR锁存器与两路锁存器生成信号o3、e4、o5与e3、o4、e5，其中clkd与为反相的数据采样时钟信号；将得到的信号o2～o5与e2～e5分别通过乘法器与对应的抽头系数wo2～wo5与we2～we5相乘，得到均衡信号ho2～ho5和he2～he5；信号o3与e3作为均衡模块的输出信号，表示为Data_odd与Data_even，输入至解串器模块，生成20路并行信号data[19：0]，之后输入至SS-LMS模块生成权重系数wo2～wo5、we2～we5以及信号+h1、-h1，其中data_ref为步长控制信号，控制SS-LMS模块中权重系数的收敛速度与算法精度；自适应算法模块设计：自适应模块基于SS-LMS算法实现，对不同抽头的系数先设置一个期望值以控制其步长，对于影响分量较大的抽头设置一个较大的步长，以缩短收敛时间；对于影响较小的抽头设置一个较小的步长，以提高算法精度；自适应算法实现：第一～第五抽头的自适应算法原理相同，只是其步长不同，电路结构具体为：经解串器生成的20路并行信号首先进入误差检测模块生成误差计数信号up_down[19：0]，之后通过5bit上下计数器模块生成电流舵DAC控制信号ci[4：0]，i＝1～5对应DFE均衡模块的五路抽头；电流舵DAC控制信号ci[4：0]与步长控制信号μi[1：0]通过IDAC模块生成抽头系数wi；其中en为当前时刻的误差信号，xn为当前时刻码元采样结果，xn-i为延迟i时刻的码元采样结果；只有当当前时刻码元采样结果xn为1时，误差信号才有意义，因此抽头系数更新公式可改写为：wn+1＝wn-2μ*sign[en]*sign[xn-i]*xn式中wn表示第n时刻抽头系数；μ表示步长；sign[x]表示sign函数，即符号函数。

全文数据：

权利要求：

百度查询： 华东计算技术研究所(中国电子科技集团公司第三十二研究所) 一种应用于高速串行接口的高精度接收机均衡器