买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：桂林电子科技大学

摘要：本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3AsIn0.6Ga0.4AsIn0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

主权项：一种III‑V族半导体MOSHEMT器件的制备方法，其特征是，包括如下步骤：步骤S1：在单晶衬底101上外延形成变In组分InxAl1‑xAs缓冲层102；步骤S2：在变In组分InxAl1‑xAs缓冲层102上外延形成In0.52Al0.48As缓冲层103；步骤S3：在In0.52Al0.48As缓冲层103上外延生长第一层In0.5Ga0.5As沟道层105；步骤S4：在第一层In0.7Ga0.3As沟道层105外延生长第二层In0.6Ga0.4As沟道层106；步骤S5：在第二层In0.6Ga0.4As沟道层106外延生长第三层In0.5Ga0.5As沟道层107；步骤S6：在第三层In0.5Ga0.5As沟道层107外延形成In0.52Al0.48As势垒层109；步骤S7：在In0.52Al0.48As势垒层109上外延形成重掺杂的窄带隙欧姆接触层110；步骤S8：在步骤S7所得的外延结构的窄带隙欧姆接触层110中刻出有源区，该有源区刻至In0.52Al0.48As势垒层109；步骤S9：在窄带隙欧姆接触层110的上方形成源漏金属111；步骤S10：对源漏金属111进行腐蚀，形成栅槽；步骤S11：在有源区和栅槽中生长栅介质112；步骤S12：在栅介质112上形成T形的栅金属113。

全文数据：一种丨丨丨-v族半导体MOSHEMT器件及其制备方法技术领域[0001]本发明涉及半导体器件技术领域，具体涉及一种III-V族半导体MOSHEMT器件及其制备方法。背景技术[0002]目前半导体工业的主流是硅技术，随着半导体技术最小尺寸发展到纳米尺度，硅集成电路技术日益逼近其理论和技术的双重极限。而III-V族半导体材料相比硅材料具有更高的电子迁移率6_60倍和在低电场和强场下具有更加优异的电子输运性能等特性，因此，III-V族半导体材料将是新一代超高频低功耗集成电子系统的必然选择。[0003]然而，传统的GaAsHEMT的沟道二维电子气浓度和电子迁移率，受材料结构的影响无法做到使得导电沟道电子迀移率与二维电子气浓度均很大，限制了GaAsHEMT器件在微波通信中的发展。需要在III-V族半导体上采用新的器件结构，以充分发挥III-V族半导体材料的特性，增强沟道中二维电子气浓度与电子迀移率。由于InP衬底的制造成本较高，材质较脆，不利于的推广，所以利用在GaAs衬底采用新的器件结构，使得GaAsHEMT器件具有很强的实用性与利用价值。发明内容[0004]本发明所要解决的技术问题是现有HEM器件导电沟道电子迁移率与二维电子气浓度无法同时做到更大的问题，提供一种III-V族半导体MOSHEMT器件及其制备方法。[000S]为解决上述问题，本发明是通过以下技术方案实现的：[0006]—种111-V族半导体MOSHEMT器件的制备方法，包括如下步骤：[0007]步骤S1:在单晶衬底上外延形成变In组分InxAlHAs缓冲层；[0008]步骤S2:在变In组分InxAh-xAs缓冲层上外延形成InQ.52AlQ.48As缓冲层；[0009]步骤S3:在InoaAluAs缓冲层上外延生长第一层InQ.5GaQ.5AS沟道层；[0010]步骤S4:在第一层Ino.7Gao.3As沟道层外延生长第二层Ino.6Gao.4As沟道层；[0011]步骤S5:在第二层InwGauAs沟道层外延生长第三层InQ.5GaQ.5As沟道层；[0012]步骤S6:在第三层In〇.5Ga〇.5As沟道层外延形成Ino.52Alo.48As势垒层；[0013]步骤S7:在InQ.52AlQ.48As势垒层上外延形成重掺杂的窄带隙欧姆接触层；[00M]步骤S8:在步骤S7所得的外延结构的窄带隙欧姆接触层中刻出有源区，该有源区刻至Ino.52Alo.48As势垒层；[0015]步骤S9:在窄带隙欧姆接触层的上方形成源漏金属；[0016]步骤S10:对源漏金属进行腐蚀，形成栅槽；[0017]步骤S11:在有源区和栅槽中生长栅介质；[0018]步骤S12:在栅介质上形成T形的栅金属。[0019]在步骤S5之前还进一步包括，在InQ.52Al.48As缓冲层中形成第一平面掺杂层的步骤。[0020]在步骤S6之前还进一步包括，在第三层Ino.sGao.sAs沟道层中形成第二平面掺杂层的步骤。[0021]步骤S8中，采用光刻或刻蚀在窄带隙欧姆接触层中刻出有源区。[0022]步骤S12中，栅金属采用两次电子束曝光一次显影形成。[0023]步骤S1中，单晶衬底为GaAs族的单晶衬底。[0024]一种III-V族半导体M0SHEMT器件，包括单晶衬底、变In组分InxAll_xAs缓冲层、Ino.52Alo.48As缓冲层、第一层Ino.7Gao.3As沟道层、第二层inQ6GaQ.4As沟道层、第三层Ino.sGao.sAs沟道层、Ino.52Al.48As势垒层、窄带隙欧姆接触层、源漏金属、栅介质和栅金属；单晶衬底、变In组分InxAli-xAs缓冲层、In〇.52Al.48As缓冲层、第一层Ino.7Gao.3As沟道层、第二层Ino.sGauAs沟道层、第三层Int^Gao.sAs沟道层、InG.52AlQ.48As势垒层和窄带隙欧姆接触层自下而上依次叠放;窄带隙欧姆接触层的中间部分开设有有源区；源漏金属设置在窄带隙欧姆接触层，源漏金属的中间部分开设有栅槽;栅介质填充在有源区和栅槽中;栅金属呈T形，其下部嵌入栅介质中。[0025]上述方案中，Ino.sMlo.WVs缓冲层的上部设有第一平面掺杂层。[0026]上述方案中，第三层Ino.Wao.sAs沟道层的上部设有第二平面掺杂层。[0027]上述方案中，单晶衬底为GaAs族的单晶衬底。[0028]与现有技术相比，本发明的组分渐变缓冲层降低III-V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低M0S界面态密度，并且通过对外延材料采用高in组分InQ.7GaQ.3AsInQ.6GaQ.4AsIn.5Ga.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2-DEG的浓度与电子迀移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。附图说明[0029]图1是一种III-V族半导体M0SHEMT器件的结构示意图。[0030]图2是一种III-V族半导体M0SHEMT器件的制备流程图。具体实施方式[0031]一种III-V族半导体M0SHEMT器件，如图1所示，包括单晶衬底101、变In组分InxAli—xAs缓冲层102、Ino.52Alo.48As缓冲层103、第一平面掺杂层104、第一层Ino.7Gao.3As沟道层105、第二层Ino.6Gao.4As沟道层106、第三层Ino.sGao.sAs沟道层107、第二平面掺杂层108、InQ.52AlQ.48As势垒层109、窄带隙欧姆接触层110、源漏金属111、栅介质112和栅金属113。[0032]单晶衬底101、变In组分InxAh—xAs缓冲层l〇2、InQ.52AlQ.48As缓冲层103、第一层Ino.7Gao.3As沟道层105、第二层Ino.5Gao.5As沟道层106、第三层Ino.6Gao.4As沟道层107、Ino.52Alo.48As势垒层109和窄带隙欧姆接触层110自下而上依次叠放。单晶衬底1〇1为GaAs族的单晶衬底101。第一平面掺杂层104设置在InQ.52AlQ.48AS缓冲层103的上部。第二平面掺杂层108设置在第三层InQ.4Gao.6As沟道层107的上部。[0033]窄带隙欧姆接触层110的中间部分开设有有源区。源漏金属111设置在窄带隙欧姆接触层110,源漏金属111的中间部分开设有栅槽。栅介质II2填充在有源区和栅槽中。栅金属113呈T形，其下部嵌入栅介质112中。[0034]一种III-V族半导体M0SHEMT器件的制备方法，如图2所示，其具体包括如下步骤：[0035]S1:在GaAs族衬底片上外延形成变In组分InxAlhAs缓冲层102[0036]S2:在变In组分InxAli—xAs缓冲层102上外延形成Ino.52Alo.48As缓冲层103;[0037]S3:在Ino.52Alo.48As缓冲层上外延生长第一层Ino.5Gao.5As沟道层105;[0038]S4:在第一层Im.7GaG.3As沟道层105外延生长第二层Ino.6Gao.4As沟道层106;[0039]S5:在第二层InQ.6GaQ.4AS沟道层106外延生长第三层InQ.5GaQ.5As沟道层107;[0040]S6:在第三层Ino.5Gaa.5As沟道层107外延形成Ino.52Alo.48As势垒层109;[0041]S7:在Ino.52Al.48As势垒层109上外延形成重掺杂的窄带隙欧姆接触层110;[0042]S8:在以上外延结构上的窄带隙欧姆接触层110处利用光刻和刻蚀工艺形成有源区;有源区得到的方法可以是干法刻蚀，也可以使湿法刻蚀；[0043]S9:在窄带隙欧姆接触层110上形成源漏金属111;源漏金属111采用TiPtAu金属系统；[0044]S10:在源漏金属111中采用湿法腐蚀方法对栅槽进行腐蚀；[0045]SI1:在腐蚀完栅槽后，采用ALD沉积系统在栅槽中生长高K栅介质112;[0046]S12:在高K栅介质112上形成T形的栅金属113。栅金属113采用PMMAMMAPMMA胶两次电子束曝光一次显影。

权利要求：1.一种III-V族半导体MOSHEMT器件的制备方法，其特征是，包括如下步骤：步骤S1:在单晶衬底（101上外延形成变In组分InxAlhAs缓冲层（102;步骤S2:在变In组分InxAh—xAs缓冲层（102上外延形成In〇.52Al〇.48As缓冲层103;步骤S3:在Ino.52Alo.48As缓冲层103上外延生长第一层Ino.5Gao.5As沟道层105;步骤S4:在第一层InuGatoAs沟道层（105外延生长第二层Ino.6GaG.4As沟道层（106;步骤S5:在第二层Ino.sGauAs沟道层（106外延生长第三层Ino.5Gao.5As沟道层（107;步骤S6:在第三层Ino.5Gao.5As沟道层107外延形成Ino.52Alo.48As势垒层（109;步骤S7:在Im.52Alo.48As势垒层1〇9上外延形成重掺杂的窄带隙欧姆接触层110;步骤SS:在步骤S7所得的外延结构的窄带隙欧姆接触层（110中刻出有源区，该有源区刻至Ino.52Alo.48As势垒层109;步骤S9:在窄带隙欧姆接触层110的上方形成源漏金属（111;步骤S10:对源漏金属111进行腐蚀，形成栅槽；步骤S11:在有源区和栅槽中生长栅介质（112;步骤S12:在栅介质（112上形成T形的栅金属（113。2.根据权利要求1所述一种III-V族半导体MOSHEMT器件的制备方法，其特征是:在步骤S5之前还进一步包括，在InQ.52AlQ.48As缓冲层103中形成第一平面掺杂层1〇4的步骤。3.根据权利要求1所述一种III-V族半导体MOSHEMT器件的制备方法，其特征是:在步骤S6之前还进一步包括，在第三层Ino.sGao.sAs沟道层（107中形成第二平面掺杂层1〇8的步骤。4.根据权利要求1所述一种III-V族半导体MOSHEMT器件的制备方法，其特征是:步骤S8中，采用光刻或刻蚀在窄带隙欧姆接触层110中刻出有源区。5.根据权利要求1所述一种III-V族半导体MOSHEMT器件的制备方法，其特征是：步骤S12中，栅金属113采用两次电子束曝光一次显影形成。6.根据权利要求1所述一种III-V族半导体MOSHEMT器件的制备方法，其特征是:步骤S1中，单晶衬底（101为GaAs族的单晶衬底（101。7.—种III-V族半导体MOSHEMT器件，其特征是，包括单晶衬底（1〇1、变In组分〗nxA1卜xAs缓冲层（102、Ino.52Al.48As缓冲层（103、第一层Ino.7Gao.3As沟道层（105、第二层Ino.6Gao.4As沟道层（106、第三层Ino.5Gao.5As沟道层（107、In〇.52Al〇.48As势垒层（10¾、窄带隙欧姆接触层110、源漏金属111、栅介质（112和栅金属113;单晶衬底（101、变In组分InxAh—xAs缓冲层（102、InQ.52AlQ.48AS缓冲层（103、第一层Ino.7Gao.3As沟道层（105、第二层InQ.6GaQ.4As沟道层（106、第三层InQ.5GaQ.5As沟道层107、Ino.52Al.48As势垒层（109和窄带隙欧姆接触层（110自下而上依次叠放；窄带隙欧姆接触层（110的中间部分开设有有源区；源漏金属（111设置在窄带隙欧姆接触层（110，源漏金属（111的中间部分开设有栅槽;栅介质（112填充在有源区和栅槽中;栅金属113呈T形，其下部嵌入栅介质（112中。8.根据权利要求7所述一种III-V族半导体MOSHEMT器件，其特征是：InQ.52AlQ.48As缓冲层103的上部设有第一平面掺杂层104。9.根据权利要求7所述一种III-V族半导体MOSHEMT器件，其特征是:第三层InQ.5GaQ.5As沟道层107的上部设有第二平面掺杂层108。10.根据权利要求7所示的一种III-V族半导体MOSHEMT器件，其特征是，单晶衬底（101为GaAs族的单晶衬底（101。

百度查询： 桂林电子科技大学 一种III‑V族半导体MOSHEMT器件及其制备方法