申请/专利权人：西安电子科技大学

申请日：2023-12-29

公开（公告）日：2024-04-26

公开（公告）号：CN117933409A

主分类号：G06N10/70

分类号：G06N10/70;G06N10/20

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.14#实质审查的生效;2024.04.26#公开

摘要：本发明提出了一种CSS量子纠错码通用编码线路设计方法，实现步骤为：初始化参数；基于稳定子简化逻辑操作；确定ZL1或ZL2对应的待设计编码线路的编码初态；实现ZL1或ZL2对应的待设计编码线路的最简X型逻辑操作；获取ZL1或ZL2对应的CSS量子纠错码的编码线路。本发明在确定ZL2对应的待设计编码线路的编码初态时均是基于稳定子实现的，避免了现有技术因Shor码的X、Z型逻辑操与对应类型操作不一致而不能将所有量子比特初始化在同一编码基下的缺陷，提升了编码线路设计的通用性；且通过对变形后的生成矩阵进行时隙划分，将能够同时实现的操作划分在同一时隙中，提高了编码线路的并行性，进而提高了编码线路的效率。

主权项：1.一种CSS量子纠错码通用编码线路设计方法，其特征在于，包括如下步骤：1初始化参数：初始化CSS量子纠错码的X型逻辑操作为XL，X型稳定子集合为SX＝{SXp,p∈1,2,...P}，Z型逻辑操作为ZL，Z型稳定子集合为SZ＝{SZq,q∈1,2,...Q}，其中，CSS量子纠错码的物理量子比特编码、逻辑量子比特个数分别为N、K，码距为D；P、Q分别表示X型稳定子、Z型稳定子的总数，且P+Q＝N-K，SXp表示第p个X型稳定子，SZq表示第q个Z型稳定子；2基于稳定子简化逻辑操作：判断XL是否由X操作组成，ZL是否由Z操作组成，若是，对SX中的C个X型稳定子与XL、SZ中的M个Z型稳定子与ZL分别进行乘积运算，得到最简X型逻辑操作XL1和最简Z型逻辑操作ZL1，并执行步骤3；否则，则XL由Z操作组成，ZL由X操作组成，对SZ中的E个Z型稳定子与XL、SZ中的F个X型稳定子与ZL分别进行乘积运算，得到最简X型逻辑操作XL2和最简Z型逻辑操作ZL2，并执行步骤6；3确定ZL1对应的待设计编码线路的编码初态：将最简Z型逻辑操作ZL1对应的N个量子比特中的J个量子比特置为|1态，将剩余量子比特设置为|0态，得到ZL1对应的待设计编码线路的编码初态集合Φ1；4实现ZL1对应的待设计编码线路的最简X型逻辑操作：将从XL1包含的量子比特中随机选取的一个作为控制位，并将剩余的量子比特作为目标位，对编码初态集合Φ1中的任意一个编码初态进行CNOT门操作，并将操作结果作为待设计编码线路的中间态；5获取ZL1对应的CSS量子纠错码的编码线路：构建以X型稳定子的个数P为行以量子比特的个数N为列的生成矩阵A，并对A进行多次初等变换，得到由维度为P×P的单位矩阵I和维度为P×O'的二元矩阵A0组成的变形的生成矩阵A'，然后对A'进行时隙划分，再根据时隙划分后的生成矩阵A*对待设计编码线路的中间态进行相应的门操作实现X型稳定子SXp，得到ZL1对应的CSS量子纠错码的编码线路，其中，O'＝N-P；6确定ZL2对应的待设计编码线路的编码初态：将最简Z型逻辑操作ZL2对应的N个量子比特中的Y个量子比特置为|-态，将剩余量子比特设置为|+态，得到ZL2对应的待设计编码线路的编码初态集合Φ2；7实现ZL2对应的待设计编码线路的最简X型逻辑操作：将从XL2包含的量子比特中随机选取的一个作为目标位，将其余的量子比特作为控制位，对编码初态集合Φ2中的任意一个编码初态进行CNOT门操作，并将操作结果作为待设计编码线路的中间态；8获取ZL2对应的CSS量子纠错码的编码线路：构建以Z型稳定子的个数Q为行以量子比特的个数N为列的生成矩阵B，并对B进行多次初等变换，得到由维度为Q×Q的单位矩阵I和维度为Q×V'的二元矩阵B0组成的变形的生成矩阵B'，然后对B'进行时隙划分，再根据时隙划分后的生成矩阵B*对待设计编码线路的中间态进行相应的门操作实现Z型稳定子SZq，得到ZL2对应的CSS量子纠错码的编码线路，其中，V'＝N-Q。

全文数据：

权利要求：

百度查询： 西安电子科技大学 CSS量子纠错码通用编码线路设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD