申请/专利权人：长江存储科技有限责任公司

申请日：2020-09-11

公开（公告）日：2024-06-07

公开（公告）号：CN112185974B

主分类号：H10B41/35

分类号：H10B41/35;H10B43/35;H10B43/20;H10B41/20

优先权：

专利状态码：有效-授权

法律状态：2024.06.07#授权;2021.01.22#实质审查的生效;2021.01.05#公开

摘要：本发明提供一种3DNAND存储器件的制造方法及3DNAND存储器件，台阶结构设置在堆叠结构的中间且其包括多个相互独立的台阶子结构，结合桥结构，实现了台阶结构的双边驱动，有效降低了驱动控制时的电阻，明显改善了驱动时间延迟问题；在刻蚀形成台阶分区时，同时形成了顶层选择栅的台阶结构，减少了刻蚀工艺步骤；在形成台阶子结构时，先刻蚀形成台阶M×N分区，而后对台阶M×N分区进行刻蚀，一次刻蚀能同时形成M×N个台阶，减少了刻蚀的工艺步骤；在形成台阶子结构时，先修剪刻蚀形成位于台阶分区上半区域的台阶单元，后削减刻蚀，将台阶单元刻蚀复制到台阶分区下半区域，进一步减少了修剪刻蚀的工艺步骤，提高了生产效率。

主权项：1.一种3DNAND存储器件的制造方法，其特征在于，包括步骤：提供衬底，在所述衬底上形成堆叠结构，所述堆叠结构由多层堆叠设置的复合层组成，所述堆叠结构包括第一核心区、第二核心区以及位于所述第一核心区与所述第二核心区之间的台阶区；所述台阶区包括沿所述第一方向依次排布的第一顶层选择栅区、功能台阶区和第二顶层选择栅区，刻蚀所述台阶区，形成多个沿第一方向设置的桥结构和位于相邻所述桥结构之间的台阶分区；刻蚀所述台阶区的步骤包括：在所述堆叠结构上形成阻挡层，刻蚀所述第一顶层选择栅区、所述功能台阶区的部分区域和所述第二顶层选择栅区的所在位置，去除对应区域的所述阻挡层及所述阻挡层下的一层所述复合层，在所述功能台阶区上没有被刻蚀的区域中形成所述桥结构，在所述功能台阶区上的刻蚀区域中形成所述台阶分区；刻蚀所述台阶分区，在第二方向形成N个第一台阶子分区，N个所述第一台阶子分区的堆叠高度各不相同，且在N个所述第一台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个所述第一台阶子分区的堆叠高度相差M层所述复合层；在所述第一方向上形成M个第二台阶子分区，M个所述第二台阶子分区的堆叠高度各不相同，且在M个所述第二台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个所述第二台阶子分区的堆叠高度相差1层所述复合层；将所述台阶分区划分为至少一个台阶M×N分区，每个所述台阶M×N分区包括M×N个台阶子分区，且所述台阶M×N分区中的M×N个所述台阶子分区的堆叠高度各不相同；其中，沿着所述第一方向相邻且堆叠高度各不相同的M个所述第二台阶子分区和沿着所述第二方向相邻且堆叠高度各不相同的N个所述第一台阶子分区构成一个所述台阶M×N分区；每个堆叠高度的所述第一台阶子分区被其它堆叠高度的所述第一台阶子分区分割成多个相互独立的区块，在所述第二方向上形成多个第一单元区域，每个所述第一单元区域内具有N个依次相邻且堆叠高度各不相同的所述第一台阶子分区；每个堆叠高度的所述第二台阶子分区被其它堆叠高度的所述第二台阶子分区分割成多个相互独立的区块，在所述第一方向上形成多个第二单元区域，每个所述第二单元区域内具有M个依次相邻且堆叠高度各不相同的所述第二台阶子分区；使得所述台阶分区被划分为多个所述台阶M×N分区；刻蚀所述台阶M×N分区，形成台阶结构；形成所述台阶结构的步骤包括：同时修剪刻蚀每个所述台阶分区中的多个所述台阶M×N分区，每次刻蚀去除M×N层所述复合层，在每个所述台阶M×N分区远离所述衬底的部分区域中形成一个台阶单元，在每个所述台阶分区中形成多个所述台阶单元；削减刻蚀所述台阶分区中的部分所述台阶单元，将其复制到所述台阶M×N分区靠近所述衬底的部分区域中，使得多个所述台阶单元在所述堆叠结构的堆叠方向上相互错开；其中，每个所述台阶分区中的多个所述台阶单元组成一个台阶子结构，多个所述台阶子结构组成所述台阶结构；其中，在所述堆叠结构的堆叠平面内，所述第二方向垂直于所述第一方向，M和N分别为大于等于2的正整数。

全文数据：

权利要求：

百度查询： 长江存储科技有限责任公司 3D NAND存储器件的制造方法及3D NAND存储器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD