申请/专利权人：中船西安东仪科工集团有限公司

申请日：2024-03-20

公开（公告）日：2024-06-14

公开（公告）号：CN118193438A

主分类号：G06F13/42

分类号：G06F13/42;G06F13/40

优先权：

专利状态码：在审-公开

法律状态：2024.06.14#公开

摘要：本发明公开了一种基于FPGA和DSP的HPI接口通信系统及方法，该系统包括一个作为主机的JFMK50T4‑ASFPGA芯片与一个作为从机的FT6713DSP芯片，主机与从机进行硬件互联，FPGA的各个HPI接口与DSP的IO口进行连接，基于HPI，主机可以直接访问DSP芯片的RAM空间，且读写数据直接通过数据总线，不占用CPU资源。能够快速的实现两者之间的数据传递，保证了整个系统的响应，保证了系统的运算速率。

主权项：1.一种基于FPGA和DSP的HPI接口通信系统，其特征在于：包括一个作为主机的JFMK50T4-ASFPGA芯片与一个作为从机的FT6713DSP芯片，主机与从机进行硬件互联，主机的各个HPI接口与从机的IO口进行连接；所述主机负责发起访问，向控制总线写入HPI控制信号，向数据总线写入访问的地址，地址信息以数据方式送到HPIA，即HPI地址寄存，根据访问类型设置数据总线方向；所述从机负责响应通信过程，准备待访问的数据，对主机发起的访问内存请求进行响应；所述主机通过读取从机内存中校验和同接收数据累加和是否相等的方式来决定是否将从机内存当中的数据读出；所述从机通过HPI接口写入的发送数据校验和和数据累加和是否相等来判断是否接收当前数据；主机的HPI发起访问流程为，主机发出的硬件信号为HSTROBE，HRW，HCNTL01，HHWIL，HAS,HCS，以及HD[15:0]，其中HSTROBE信号由公式产生，具体地HDS2＝1,控制HPI在HSTROBE，即HDS1和HCS的下降沿采样控制信号HRW，HCNTL01，HHWIL[1:0]判断主机的操作命令；主机的HPI响应流程为，HPI在HSTROBE的下降沿采样控制信号，根据控制信号做出相应的响应；如果是写命令，即HRW为低，则在HSTROBE的上升沿将数据线上的信号锁存到HCNTL[1:0]和HHWIL指向的寄存器；如果是读命令，即HRW为高，如果是读HPIC，或者HPIA寄存器，HPI将寄存器的值直接送到数据总线上；如果读HPID，HPI先将HRDY置为忙状态，HPIDMA将数据从HPIA指向的内存单元读到HPID，再送到数据线上，并清除HRDY忙状态，变为不忙状态，在读HPID后半字时，数据从寄存器直接送到数据总线上。

全文数据：

权利要求：

百度查询： 中船西安东仪科工集团有限公司 一种基于FPGA和DSP的HPI接口通信系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD