龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：湖北大学
申请日：2024-04-03
公开（公告）日：2024-06-14
公开（公告）号：CN118199649A
主分类号：H03M3/00
分类号：H03M3/00
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.07.02#实质审查的生效;2024.06.14#公开
摘要：本发明属于模数转换技术领域，公开了一种Cyclic‑ΔΣ混合结构系统及方法，包括：时序逻辑模块、CyclicADC、DAC、抗混叠误差放大器、ΔΣADC、解码器；本发明利用Cyclic的结构替代流水线的结构，构建Cyclic‑ΔΣ混合结构ADC。Cyclic结构中的运放可以被复用，具有更小的功耗和芯片面积。同时，Cyclic结合和ΔΣ结构优势互补：即ΔΣADC可进一步量化CyclicADC的输出误差，降低了CyclicADC的设计难度；CyclicADC实现一定位数的输出，可降低ΔΣADC的OSR需求，并且能降低ΔΣ调制器的设计难度。因此，本发明提出的ΔΣADC除了可实现中高速的转换速率和较高的ENOB，还具有低功耗和设计更灵活的特性。
主权项：1.一种Cyclic-ΔΣ混合结构系统，其特征在于，所述Cyclic-ΔΣ混合结构包括：时序逻辑模块、CyclicADC、DAC、抗混叠误差放大器、ΔΣADC、解码器；时序逻辑模块，用于设置CyclicADC为数字后校准和正常工作两种模式，为整个电路提供时钟控制信号；CyclicADC，用于实现n1位分辨率的数字输出DnDn-1...Dn-n1+1；n1位DAC，用于将n1位数字量DnDn-1...Dn-n1+1转换为模拟量输出VDAC；抗混叠误差放大器，用于减法器输出CyclicADC的量化误差Vres，大小为VDAC和Vin的差值；假设放大器的增益为G，它将ΔΣADC的满量程范围设定为GVDAC-Vin，并依据该值设定ΔΣADC中的参考电压值；低通滤波器滤掉奈奎斯特频带外的噪声；ΔΣADC，用于实现n-n1位分辨率的数字输出Dn-n1...D2D1；解码器，用于输出n位数字DnDn-1...D2D1。
全文数据：
权利要求：
百度查询： 湖北大学 一种Cyclic-ΔΣ混合结构ADC系统及方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号