首页 专利交易 科技果 科技人才 科技服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

【发明公布】CPU/FPGA协同的网络遥测乱序重排方法及系统_山东省计算中心(国家超级计算济南中心);齐鲁工业大学(山东省科学院)_202410435319.0 

申请/专利权人:山东省计算中心(国家超级计算济南中心);齐鲁工业大学(山东省科学院)

申请日:2024-04-11

公开(公告)日:2024-06-21

公开(公告)号:CN118227333A

主分类号:G06F9/50

分类号:G06F9/50;G06F9/48

优先权:

专利状态码:在审-公开

法律状态:2024.06.21#公开

摘要:本发明提出CPUFPGA协同的网络遥测乱序重排方法及系统,涉及网络遥测技术领域。包括CPU将带内网络遥测报告拆分为待排序包和信息包,构建内存缓冲区和动态指针管理区,将待排序包存储至对应的内存缓冲区中,将信息包存储至动态指针管理区中;CPU将多个待排序包传输至FPGA的片外存储资源DDR中;FPGA调用多个加速排序内核并行进行待排序包的排序;FPGA排序完成后,将排序后的有序包传入DDR;CPU读取有序包,并从动态指针管理区中提取出有序包对应的信息包,进行重组恢复。本发明CPU和FPGA协同合作,提升了处理遥测数据的速度,降低了CPU的占用率和处理延迟。

主权项:1.CPUFPGA协同的网络遥测乱序重排方法,其特征在于,包括以下步骤:CPU将带内网络遥测报告拆分为多个待排序包和对应的信息包,构建内存缓冲区和动态指针管理区,将待排序包分别存储至对应的内存缓冲区中,将信息包存储至动态指针管理区中,所述待排序包中包括时间戳和指向其对应信息包的指针;CPU将多个待排序包传输至FPGA的片外存储资源DDR中;FPGA将DDR中的多个待排序包调入,并调用对应的多个加速排序内核并行进行待排序包的排序;FPGA排序完成后,将排序后的有序包传入DDR,并将有序包从DDR传输至主机端的内存缓冲区;CPU读取有序包,并从动态指针管理区中提取出有序包对应的信息包,进行重组恢复,得到一条排序完成的时序数据库记录。

全文数据:

权利要求:

百度查询: 山东省计算中心(国家超级计算济南中心);齐鲁工业大学(山东省科学院) CPU/FPGA协同的网络遥测乱序重排方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。