买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：牛芯半导体(深圳)有限公司

摘要：本申请的实施例提供了一种电阻自动校准电路，应用于集成电路芯片，其特征在于，集成电路芯片中设有片内带隙基准电压源，片内带隙基准电压源用于提供片内带隙基准电压；电阻自动校准电路包括：用于产生基准电压的基准电压输出模块、用于产生第一电压的第一电压输出模块、以及控制信号输出模块。控制信号输出模块包括预放大器、比较器和数字模块，比较器用于对预放大器所输出放大后的基准电压和所输出放大后的第一电压进行比较，并输出比较信号，数字模块用于根据比较信号输出控制信号，可调电阻根据控制信号调节自身的接入电阻，直至基准电压与第一电压相等，可以实现自动进行发送端电阻或者接收端电阻校准。

主权项：1.一种电阻自动校准电路，应用于集成电路芯片，其特征在于，所述集成电路芯片中设有片内带隙基准电压源，所述片内带隙基准电压源用于提供片内带隙基准电压；所述电阻自动校准电路包括：基准电压输出模块，包括第一电流镜像电路和所述集成电路芯片中的第一片内电阻，所述第一电流镜像电路用于对第一基准电流进行镜像输出第一镜像电流，由所述第一镜像电流经所述第一片内电阻输出基准电压，所述第一基准电流是所述片内带隙基准电压作用于所述集成电路芯片中的第二片内电阻产生的；第一基准电流输出模块，包括第二运算放大器、所述第二片内电阻、第二晶体管和第四电流镜像电路，所述第二运算放大器的同相输入端与所述片内带隙基准电压源相连，所述第二运算放大器的输出端与所述第二晶体管的栅极相连，所述第二晶体管的源极与所述第二运算放大器的反相输入端相连；所述第二片内电阻一端与所述第二晶体管的源极相连，另一端接地；所述第四电流镜像电路用于对所述第二晶体管的漏极电流进行镜像，得到第一基准电流；第二基准电流输出模块，包括第一运算放大器、片外精准电阻、第一晶体管和第三电流镜像电路，所述第一运算放大器的同相输入端与所述片内带隙基准电压源相连，所述第一运算放大器的输出端与所述第一晶体管的栅极相连，所述第一晶体管的源极与所述第一运算放大器的反相输入端相连；所述片外精准电阻一端与所述第一晶体管的源极相连，另一端接地；所述第三电流镜像电路用于对所述第一晶体管的漏极电流进行镜像，得到第二基准电流；第一电压输出模块，包括第二电流镜像电路和可调电阻，所述第二电流镜像电路用于对第二基准电流进行镜像输出第二镜像电流，由所述第二镜像电流经所述可调电阻输出第一电压，所述第二基准电流是所述片内带隙基准电压作用于片外精准电阻上产生的；控制信号输出模块，包括预放大器、比较器和数字模块，所述预放大器用于对所述基准电压和所述第一电压进行放大，所述预放大器的输出端与所述比较器的输入端相连，所述比较器的输出端与所述数字模块的输入端相连；所述数字模块的输出端与所述可调电阻的控制端相连；所述比较器包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第一或非门、第二或非门、第一非门和第二非门；所述第六晶体管的源极和所述第七晶体管的源极均与电源相连，所述第六晶体管的栅极与所述第七晶体管的漏极相连，所述第六晶体管的漏极与所述第七晶体管的栅极相连；所述第八晶体管的源极与所述第六晶体管的源极相连，所述第八晶体管的漏极与所述第六晶体管的漏极相连；所述第九晶体管的源极与所述第七晶体管的源极相连，所述第九晶体管的漏极与所述第七晶体管的漏极相连；所述第十晶体管的漏极与所述第六晶体管的漏极相连，所述第十晶体管的源极与所述第七晶体管的漏极相连；所述第十一晶体管的漏极与所述第六晶体管的漏极相连，所述第十一晶体管的栅极与所述第十二晶体管的漏极相连，所述第十二晶体管的漏极与所述第七晶体管的漏极相连，所述第十二晶体管的栅极与所述第十一晶体管的漏极相连；所述第十三晶体管的漏极与所述第十一晶体管的源极相连，所述第十三晶体管的源极与所述第十二晶体管的源极相连；所述第十四晶体管的漏极与所述第十一晶体管的源极相连，所述第十四晶体管的栅极作为所述比较器的反相输入端；所述第十五晶体管的漏极与所述第十二晶体管的源极相连，所述第十五晶体管的栅极作为所述比较器的同相输入端；所述第十四晶体管和所述第十五晶体管共源极，且所述第十四晶体管的源极与所述第十六晶体管的漏极相连，所述第十六晶体管的源极接地；所述第一或非门的一输入端与所述第六晶体管的漏极相连，所述第一或非门的另一输入端与所述第二或非门的输出端相连，所述第一或非门的输出端与所述第一非门的输入端相连；所述第二或非门的一输入端与所述第七晶体管的漏极相连，所述第二或非门的另一输入端与所述第一或非门的输出端相连，所述第二或非门的输出端与所述第二非门的输入端相连；所述第八晶体管的栅极、所述第九晶体管的栅极、所述第十晶体管的栅极、所述第十三晶体管的栅极和所述第十六晶体管的栅极用于接收第一时钟信号；所述第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十三晶体管为PMOS管；所述第十一晶体管、第十二晶体管、第十四晶体管、第十五晶体管和第十六晶体管为NMOS管；所述比较器用于对预放大器所输出放大后的基准电压和所输出放大后的第一电压进行比较，并输出比较信号，所述数字模块用于根据所述比较信号输出控制信号，所述可调电阻根据所述控制信号调节自身的接入电阻，直至所述基准电压与所述第一电压相等；发送端电阻，其控制端与所述数字模块的输出端相连，所述发送端电阻根据所述控制信号调节自身的接入电阻；接收端电阻，其控制端与所述数字模块的输出端相连，所述接收端电阻根据所述控制信号调节自身的接入电阻，所述发送端电阻与所述接收端电阻的结构相同。

全文数据：

权利要求：

百度查询： 牛芯半导体(深圳)有限公司 电阻自动校准电路