买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：电子科技大学

摘要：本发明提供了一种抗辐射SOI基BCD集成器件结构。相比于传统的SOI基BCD集成器件结构，本发明在埋氧化层上方的漂移区底部进行第一导电类型注入以形成埋层屏蔽层，并在浅槽隔离氧化层下方的硅表面进行第一导电类型注入以形成顶层屏蔽层。本发明提出的SOI基BCD集成技术可以屏蔽总剂量辐射效应产生的氧化层陷阱电荷对器件性能的影响，有效抑制LDMOS器件耐压和导通电阻的退化，降低了BJT器件共发射极电流放大系数的退化，同时也防止NMOS和PMOS内部导电通路的形成，提高了BCD集成器件的抗总剂量辐射的能力。

主权项：1.一种抗辐射SOI基BCD集成器件结构，其特征在于：包括位于底部的第一导电类型衬底1、位于第一导电类型衬底1上方的埋氧化层2、位于埋氧化层2上方的第一导电类型注入区A3；所述SOI基上集成了LDMOS器件、BJT器件和CMOS器件；不同器件之间通过埋氧化层2和建立在埋氧化层2上的深槽隔离氧化层4实现完全隔离；所述LDMOS器件内，第二导电类型漂移区5位于第一导电类型注入区A3上方，第一导电类型阱区B7位于第二导电类型漂移区5内部的左上角，第二导电类型阱区8位于第二导电类型漂移区5内部的右上角，第一导电类型重掺杂区9和作为源极的第二导电类型重掺杂区10并排位于第一导电类型阱区B7内部，作为漏极的第二导电类型重掺杂区10位于第二导电类型阱区8右上角，浅槽隔离氧化层13位于第二导电类型漂移区5表面，浅槽隔离氧化层13左端位于第一导电类型阱区B7右侧，浅槽隔离氧化层13右端延伸至第二导电类型阱区8内，栅氧化层11位于第二导电类型重掺杂区10和浅槽隔离氧化层13之间的硅表面，第一导电类型注入区B23位于浅槽隔离氧化层13下侧，多晶硅栅电极12位于栅氧化层11上方，源极金属电极A14位于第一导电类型重掺杂区9和作为源极的第二导电类型重掺杂区10上方，并把第一导电类型重掺杂区9和作为源极的第二导电类型重掺杂区10短接，漏极金属电极A15位于作为漏极的第二导电类型重掺杂区10上方；所述BJT器件内，第二导电类型漂移区5位于第一导电类型注入区A3上方，第一导电类型阱区A6位于第二导电类型漂移区5左上方，作为集电区的第二导电类型阱区8位于第二导电类型漂移区5右上方，作为发射区的第二导电类型阱区8位于第一导电类型阱区A6左上角，一个浅槽隔离氧化层13位于作为发射区的第二导电类型阱区8和第一导电类型阱区A6的发射结表面，另一个浅槽隔离氧化层13位于第一导电类型阱区A6和作为集电区的第二导电类型阱区8的集电结表面，作为发射极的第二导电类型重掺杂区10位于作为发射区的第二导电类型阱区8左上角，作为基极的第一导电类型重掺杂区9位于两个浅槽隔离氧化层13之间，作为集电极的第二导电类型重掺杂区10位于作为集电区的第二导电类型阱区8右上角，发射极金属电极16和集电极金属电极18分别位于第二导电类型重掺杂区10上方，基极金属电极17位于第一导电类型重掺杂区9上方；所述CMOS器件内，第二导电类型漂移区5位于第一导电类型注入区A3上方，第一导电类型阱区B7位于第二导电类型漂移区5左上角，作为源极和漏极的第二导电类型重掺杂区10位于第一导电类型阱区11表面，作为源极和漏极的第一导电类型重掺杂区9位于第二导电类型漂移区5表面，浅槽隔离氧化层13位于第二导电类型重掺杂区10和第一导电类型重掺杂区9之间，一个栅氧化层11位于作为源极和漏极的两个第二导电类型重掺杂区10之间的硅表面，另一个栅氧化层11位于作为源极和漏极的第一导电类型重掺杂区9之间的硅表面，多晶硅栅电极12位于栅氧化层11上方，在第二导电类型重掺杂区10上方形成源极金属电极B19和漏极金属电极B20，在第一导电类型重掺杂区9上方形成源极金属电极C21和漏极金属电极C22，第一导电类型注入区B23位于浅槽隔离氧化层13下侧的第一导电类型阱区B7表面。

全文数据：

权利要求：

百度查询： 电子科技大学 一种抗辐射SOI基BCD集成器件结构