北京元芯碳基集成电路研究院;北京大学;北京华碳元芯电子科技有限责任公司安西琳获国家专利权
买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!
龙图腾网获悉北京元芯碳基集成电路研究院;北京大学;北京华碳元芯电子科技有限责任公司申请的专利一种用于SoC的无掺杂半导体器件及其制作方法获国家发明授权专利权,本发明授权专利权由国家知识产权局授予,授权公告号为:CN113270419B 。
龙图腾网通过国家知识产权局官网在2025-07-25发布的发明授权授权公告中获悉:该发明授权的专利申请号/专利号为:202010094704.5,技术领域涉及:H10B43/35;该发明授权一种用于SoC的无掺杂半导体器件及其制作方法是由安西琳;邱晨光;徐琳设计研发完成,并于2020-02-16向国家知识产权局提交的专利申请。
本一种用于SoC的无掺杂半导体器件及其制作方法在说明书摘要公布了:本发明公开了一种用于片上系统SoC的无掺杂半导体器件及其制作方法,其集成单个或多个平面场效应晶体管FET或其列阵和单个或多个平面存储器件或其阵列,其中平面场效应晶体管和平面存储器件是具有一无掺杂半导体沟道材料层的单个或多个场效应晶体管单元和单个或多个存储单元。本发明利用无掺杂半导体沟道材料层无需经历高温退火和高温离子注入的特性,能够实现同时将场效应晶体管器件和存储器件集成在同一芯片,包括二维集成或者三维集成结构,由此形成二维场效应晶体管组成的集成电路与内嵌存储集成的SoC,或者是二维或三维SoC与二维或三维存储的任意组合的集成。
本发明授权一种用于SoC的无掺杂半导体器件及其制作方法在权利要求书中公布了:1.一种制作用于SoC的无掺杂半导体器件的方法,其特征在于:提供一硅基平面场效应晶体管,在600℃以下在其上形成具有无掺杂半导体沟道材料层的平面存储器件或无掺杂半导体沟道材料层的平面场效应晶体管,在其上形成一层间介质层,然后在所述层间介质层上再形成另一层具有无掺杂半导体沟道材料层的平面场效应晶体管或平面存储器件,所述无掺杂半导体沟道材料层选自碳纳米管、MoS2、MoSe2、BN、WSe2、石墨烯或黑磷; 按照上述步骤形成多层平面存储器件和平面场效应晶体管周期性集成或混合性集成的三维芯片; 所述无掺杂半导体沟道材料层的平面场效应晶体管的制作步骤包括: 提供一半导体衬底101,半导体衬底包括氧化硅覆盖的单晶硅包括平坦表面或者是有刻蚀形成的凹陷表面;在该半导体衬底101上依次形成一无掺杂半导体沟道材料层102、一栅绝缘层103以及一绝缘层104,对所述栅绝缘层103和绝缘层104进行图案化形成源漏通孔,在所述源漏通孔中沉积源漏接触金属并覆盖所述绝缘层104上一定高度,以绝缘层104为停止层对所述源漏接触金属层进行化学机械抛光,然后去除所述绝缘层104形成源漏接触金属图案,在所述源漏接触金属图案上形成一共形绝缘层106,并通过各向异性刻蚀方法对去除源漏接触金属顶部绝缘层和底部栅绝缘层103上覆盖的共形绝缘层,在所述图案化源漏接触金属层105侧面形成侧墙; 在所述侧墙之间沉积栅金属层107和栅盖帽层108形成场效应晶体管单元,如果平面内场效应晶体管单元之间没有绝缘隔离,则形成平面场效应晶体管。
如需购买、转让、实施、许可或投资类似专利技术,可联系本专利的申请人或专利权人北京元芯碳基集成电路研究院;北京大学;北京华碳元芯电子科技有限责任公司,其通讯地址为:100195 北京市海淀区杏石口路80号益园B1栋;或者联系龙图腾网官方客服,联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。