申请/专利权人:华虹半导体(无锡)有限公司
申请日:2021-11-05
公开(公告)日:2024-06-18
公开(公告)号:CN114068673B
主分类号:H01L29/06
分类号:H01L29/06;H01L29/423;H01L21/336;H01L29/78
优先权:
专利状态码:有效-授权
法律状态:2024.06.18#授权;2022.03.08#实质审查的生效;2022.02.18#公开
摘要:本发明提供一种超结沟槽栅MOSFET及制造方法,其中制造方法包括以下步骤:设置用于制作柱体区的薄阻挡层,薄阻挡层的厚度小于4um;通过高能量杂质离子注入形成柱体区,其中部分高能量杂质离子打穿薄阻挡层进入体区成为体区的杂质离子的一部分,柱体区的至少一部分处于体区的下方。本发明通过减薄高能量P‑Pillar注入时光刻胶的厚度,使得深宽比减小,降低光刻工艺的难度。并且,其中部分P型杂质离子打穿阻挡层,使P‑Pillar成为P型体区杂质离子一部分,因此通过减小P型阱注入的剂量,最终可实现与现有工艺相同的器件性能。
主权项:1.一种超结沟槽栅MOSFET的制造方法,其特征在于,所述超结沟槽栅MOSFET包括体区、柱体区,所述制造方法包括以下步骤:设置用于制作所述柱体区的薄阻挡层,所述薄阻挡层的厚度小于4um;所述薄阻挡层包括阻挡部和开口部;采用离子注入以及退火推阱工艺,注入杂质离子形成体区;将高能量杂质离子注入N型外延层,以使得部分所述高能量杂质离子在所述N型外延层与所述开口部对应的区域形成所述柱体区,并使部分所述高能量杂质离子打穿所述阻挡部以进入所述体区成为所述体区的杂质离子的一部分,所述柱体区的至少一部分处于所述体区的下方;其中,所述体区的杂质离子的剂量范围为3.0e12~8.0e12cm-12,高能量杂质离子的能量范围为2000~3500KeV。
全文数据:
权利要求:
百度查询: 华虹半导体(无锡)有限公司 超结沟槽栅MOSFET及制造方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。