申请/专利权人：普冉半导体(上海)股份有限公司

申请日：2020-11-20

公开（公告）日：2024-06-21

公开（公告）号：CN112420112B

主分类号：G11C29/02

分类号：G11C29/02;G11C29/36

优先权：

专利状态码：有效-授权

法律状态：2024.06.21#授权;2021.03.16#实质审查的生效;2021.02.26#公开

摘要：本发明公开了一种串行存储器数据读取频率设置方法，用户能够通过存储器操作系统更新模式数据，能够得到一种工作条件下的多种模式数据下的能正确读取存储器的1及0的最快读取频率，从而能以多种模式数据中的能正确读取存储器的1及0的最快读取频率中的最慢频率为根据，进行该种工作条件下的串行存储器数据读取的频率设置，得到该种工作条件下各种模式数据均能保证存储器数据正确读取的最快串行存储器数据读取频率，用户可以自己通过存储器操作系统自由配置模式数据，大大降低了实际存储器数据读取时的错误读取风险。

主权项：1.一种串行存储器数据读取频率设置方法，其特征在于，其存储器中设置有测试存储区及主存储区；所述测试存储区为可读可写，用于预存模式数据；所述主存储区为可读可写；存储器操作系统设置有测试存储区写指令及主存储区写指令，测试存储区写指令、主存储区写指令为两种不同的指令；存储器操作系统向存储器发出测试存储区写指令及模式数据时，将模式数据更新写入到测试存储区；存储器操作系统向主存储区发出主存储区读指令及存储地址时，在等待时钟期间内，在时钟下降沿或上升沿从测试存储区读出模式数据，在等待时钟期间后，在时钟下降沿或上升沿从主存储区的相应存储地址的存储单元读出主存数据；包括以下步骤：一.存储器操作系统向存储器发出测试存储区写指令及模式数据，将模式数据更新写入到测试存储区；二.存储器操作系统向主存储区发出主存储区读指令及存储地址，以设定频率在等待时钟期间内从测试存储区读取模式数据，在等待时钟期间后，在时钟下降沿或上升沿从主存储区的相应存储地址的存储单元读出主存数据；三.将在等待时钟期间内读出的模式数据，和预写入测试存储区的模式数据进行比对，如果一致则判断为能正确读取存储器；四.改变设定频率，重复进行步骤二及步骤三，得到一种工作条件下该种模式数据能正确读取存储器的1及0的最快读取频率；五.改变模式数据，重复进行步骤一到四，得到一种工作条件下的多种模式数据能正确读取存储器的1及0的最快读取频率；六.以多种模式数据中的能正确读取存储器的1及0的最快读取频率中的最慢频率为根据，进行该种工作条件下的串行存储器数据读取的频率设置。

全文数据：

权利要求：

百度查询： 普冉半导体(上海)股份有限公司 串行存储器数据读取频率设置方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD