申请/专利权人：苏州长风航空电子有限公司

申请日：2021-12-03

公开（公告）日：2024-06-21

公开（公告）号：CN114201436B

主分类号：G06F13/42

分类号：G06F13/42;G06F13/38

优先权：

专利状态码：有效-授权

法律状态：2024.06.21#授权;2022.04.05#实质审查的生效;2022.03.18#公开

摘要：本发明提供了一种基于axi总线的Lvds数据通信实现方法及通信装置，所述通信实现方法包括如下步骤：对Lvds发送模块和Lvds接收模块进行配置；将Lvds发送模块与Lvds接收模块分别与axi总线中的axi_fifo相连；将axi_stream总线输入的数据通过所述axi_fifo挂载至axi_full总线或axi_lite总线上输出，和或将axi_full总线或axi_lite总线上的输入通过所述axi_fifo转化为axi_stream总线输出，能够将Lvds数据挂载在axi总线上，从而在fpga或zynq上实现Lvds数据通讯。

主权项：1.一种基于axi总线的Lvds数据通信实现方法，其特征在于，所述通信实现方法包括如下步骤：对Lvds发送模块和Lvds接收模块进行配置，对所述Lvds发送模块进行配置的步骤具体包括：为待发送数据配置帧头标识和帧尾标识，并且在所述帧头标识和帧尾标识的标识末尾配置至少一位校验标识，再将待发送数据缓存至第一axi_fifo中；配置差分信号输出缓冲器，将串行数据转化为差分信号后输出，配置第一数据转换模块，将待发送数据由并行数据转换为串行数据，再将转化后的串行数据转化为差分信号发送；对Lvds接收模块进行配置的步骤具体包括：配置第二数据转换模块，将所述差分信号转化为单端信号，并将所述串行数据转化为并行数据；配置数据解码模块，所述解码模块对所述第二数据转换模块转化后的并行数据进行解码提取，以获取有效数据；配置第二axi_fifo以及将所述第二axi_fifo的状态信号接至第二寄存器模块，其中，当处理器系统模块读取所述第二axi_fifo的状态为非空时，则开始读取数据，所述解码模块按照预设的帧头标识和帧尾标识对位拼接后的并行数据进行检测；当检测到预设的所述帧头标识后，使能收发所述第二axi_fifo的写有效信号，并直至检测到预设的所述帧尾标识后停止使能；将Lvds发送模块与Lvds接收模块分别与axi总线中的axi_fifo相连；将axi_stream总线输入的数据通过axi_fifo挂载至axi_full总线或axi_lite总线上输出，和或将axi_full总线或axi_lite总线上的输入通过axi_fifo转化为axi_stream总线输出。

全文数据：

权利要求：

百度查询： 苏州长风航空电子有限公司 一种基于axi总线的Lvds数据通信实现方法及通信装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD