申请/专利权人:杭州迪普科技股份有限公司
申请日:2020-04-22
公开(公告)日:2024-06-25
公开(公告)号:CN111522643B
主分类号:G06F9/48
分类号:G06F9/48
优先权:
专利状态码:有效-授权
法律状态:2024.06.25#授权;2020.09.04#实质审查的生效;2020.08.11#公开
摘要:本申请提供一种基于FPGA的多队列调度方法、装置、计算机设备及存储介质。其中,所述方法包括:将多个通道的信元逐个存储至一个缓存空间内的多个队列中;当一个信元存储至一个队列时,确定所述队列为待调度队列;根据所述队列存储信元的时间差,利用每个待调度队列的读指针依次进行调度。这样,不仅能够确保公平调度的功能性,且能够有效减少调度多队列时对FPGA所占用的资源。
主权项:1.一种基于FPGA的多队列调度方法,其特征在于,所述方法包括:将多个通道发送的信元逐个存储至一个缓存空间内的多个队列中;当一个信元存储至一个队列时,确定所述队列为待调度队列;根据所述队列存储信元的时间差,利用每个待调度队列的读指针依次进行调度;在调度并输出任一待调度队列中的任一信元后更新所述任一待调度队列的读指针;以及,在所述任一待调度队列的当前的写指针和更新后的读指针之间的差值小于设定差值的情况下,发送提醒信号,所述提醒信号用于提醒所述任一待调度队列处于接近满状态,以调整所述多个通道发送信元的顺序。
全文数据:
权利要求:
百度查询: 杭州迪普科技股份有限公司 基于FPGA的多队列调度方法、装置、计算机设备及存储介质
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。