申请/专利权人：西安空间无线电技术研究所

申请日：2021-09-27

公开（公告）日：2024-06-25

公开（公告）号：CN114039600B

主分类号：H03M1/12

分类号：H03M1/12

优先权：

专利状态码：有效-授权

法律状态：2024.06.25#授权;2022.03.01#实质审查的生效;2022.02.11#公开

摘要：本发明提供了一种多通道高速AD同步采集装置及方法，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块IN≥1和数据处理板FPGA芯片；所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片M≥1和数据采集板FPGA芯片。本发明中装置及方法结合高速AD转换芯片自带的自动同步功能、板间同步技术以及模拟光模块、数字光模块、GTX传输技术，解决了多通道高速AD同步采集的限制，确保了多路AD数据采集的同步性及相位一致性，测量精度高，相关系数精度优于99％，相关相位精度≤±0.5°。

主权项：1.一种多通道高速AD同步采集装置，其特征在于，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I和数据处理板FPGA芯片，其中N≥1，所述本振、锁相环和功分器依次连接，本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器分别连接模拟光模块I和时钟芯片I，时钟芯片I连接数字光模块I和数据处理板FPGA芯片，功分器将时钟功分为两路，一路通过模拟光模块I将同步采样时钟CLK送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟RCLK分别经N路数字光模块I送至N个数据采集板，1路FPGA_CLK时钟进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；数据处理板FPGA芯片通过数字光模块I接收N个采集板发送的数据，经过处理后发送至地面；所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片和数据采集板FPGA芯片，其中M≥1，所述模拟光模块II将模拟光模块I传输的同步采样时钟CLK经SMA送至时钟芯片II，时钟芯片II将同步采样时钟CLK分为同相的M路采样时钟和1路工作时钟，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以使多片AD转换芯片同步采样，使AD采样板间同步；将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟；所述M个AD转换芯片分为1个主AD转换芯片和M-1个从AD转换芯片，均为自带自动同步功能的AD转换芯片，以使AD采样板内同步，主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以保证M片AD转换芯片的DCLK时钟的起始相位完全一致；所述数据采集板FPGA芯片接收AD转换芯片传输的数据，1bit量化后通过数字光模块II发送至数据处理板。

全文数据：

权利要求：

百度查询： 西安空间无线电技术研究所 一种多通道高速AD同步采集装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD