申请/专利权人：灿芯半导体(上海)股份有限公司

申请日：2018-11-21

公开（公告）日：2023-08-29

公开（公告）号：CN109379075B

主分类号：H03K19/0175

分类号：H03K19/0175;H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2023.08.29#授权;2019.03.19#实质审查的生效;2019.02.22#公开

摘要：本发明公开了一种多模式的ONFI训练电路，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。本发明实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。

主权项：1.一种多模式的ONFI训练电路，其特征在于，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，其中，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。

全文数据：一种多模式的ONFI训练电路技术领域本发明涉及ONFIOpenNANDFlashInterfaceSpecification训练电路。背景技术在ONFI接口电路中，主驱动单元的cmos互补金属氧化物半导体管既要做阻抗训练，也要考虑到ESD静电释放，阻抗训练要求步长足够小，即单个cmos管宽度尺寸要足够小例如1微米，0.5微米，而ESD则要求单个cmos管宽度尺寸要足够大例如15微米，成为设计上的矛盾之处。发明内容本发明的目的在于提供一种多模式的ONFI训练电路，实现单个cmos管宽度尺寸要足够大的同时，阻抗训练步长足够小。实现上述目的的技术方案是：一种多模式的ONFI训练电路，包括：p组第一PMOS管P型金属氧化物半导体场效应管、p组第二PMOS管和b组NMOS管N型金属氧化物半导体场效应管，p、b为正整数，其中，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。优选的，第一PMOS管和第二PMOS管的各自宽度尺寸为0.1um-10um。优选的，P组第一PMOS管的整体阻值、所述电阻以及b组NMOS管的整体阻值相等。优选的，所述电阻的阻值为240欧姆。本发明的有益效果是：本发明通过阻抗训练算法的改进，即实现了ESD上单个cmos管宽度尺寸足够长不小于15微米的要求，同时实现了阻抗训练步长足够小的要求。附图说明图1是本发明的ONFI训练电路的电路图；图2是发明中主驱动单元单个cmos管的连接示意图。具体实施方式下面将结合附图对本发明作进一步说明。请参阅图1，本发明的多模式的ONFI训练电路，包括：p组第一PMOS管P型金属氧化物半导体场效应管PM1、p组第二PMOS管PM2和b组NMOS管N型金属氧化物半导体场效应管NM1，p、b为正整数。各第一PMOS管PM1的源极接电源VDDIO，漏极接第一比较器U1的反相输入端，栅极接第一比较器U1的输出端。第一比较器U1的同相输入端接参考信号VREF。各第一PMOS管PM1的漏极通过电阻R240接地VSSIO。本实施例中，电阻R240的阻值240欧姆。各第二PMOS管PM2的源极接电源VDDIO，漏极接第二比较器U2的反相输入端，栅极接第一比较器U1的输出端。第二比较器U2的同相输入端接参考信号VREF。各NMOS管NM1的漏极连接第二比较器U2的反相输入端，源极接地VSSIO，栅极接第二比较器U2的输出端。第一PMOS管PM1和第二PMOS管PM2为宽度尺寸很小的pmos管例如0.1um-10um。NMOS管NM1为宽度尺寸很小的nmos管例如尺寸0.1um-10um。P组第一PMOS管PM1经第一比较器U1与电阻R240进行阻值比较，步长1um，产生数字信号Pbus，即P组第一PMOS管PM1的整体阻值240欧姆。同理，NMOS管NM1数量为b时，产生数字信号Nbus，整体阻值为240欧姆。与电阻R240的阻值相等。ONFI主驱动单元阻值要求通常为34欧姆或20欧姆等，以34欧姆为例，计算出与240的比值A，此处为1:7，则主驱动单元要求的经过训练的宽度尺寸即为p*A或b*A。如图2所示，受限于ESD，主驱动单元单个cmos管PM0、NM0的尺寸为16微米，分别为m，n组，m、n为正整数。则cmos管PM0需要开启的数量为p*A16，同理cmos管NM0需要开启的数量为b*A16。进一步通过四舍五入来提高精度，则cmos管PM0需要开启的数量为p*A+816，cmos管NM0需要开启的数量为b*A+816。经与前级传输来的数据做逻辑，即可主驱动单元开关。图中，Data、Pbus和Nbus表示各数字信号。以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

权利要求：1.一种多模式的ONFI训练电路，其特征在于，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，其中，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相输入端接参考信号VREF；各第一PMOS管的漏极通过电阻接地VSSIO；各第二PMOS管的源极接电源VDDIO，漏极接第二比较器的反相输入端，栅极接第一比较器的输出端；第二比较器的同相输入端接参考信号VREF；各NMOS管的漏极连接第二比较器的反相输入端，源极接地VSSIO，栅极接第二比较器的输出端。2.根据权利要求1所述的多模式的ONFI训练电路，其特征在于，第一PMOS管和第二PMOS管的各自宽度尺寸为0.1um-10um。3.根据权利要求1所述的多模式的ONFI训练电路，其特征在于，P组第一PMOS管的整体阻值、所述电阻以及b组NMOS管的整体阻值相等。4.根据权利要求3所述的多模式的ONFI训练电路，其特征在于，所述电阻的阻值为240欧姆。

百度查询： 灿芯半导体(上海)股份有限公司 一种多模式的ONFI训练电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD