龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：中国人民解放军国防科技大学
申请日：2023-07-25
公开（公告）日：2023-11-07
公开（公告）号：CN117014000A
主分类号：H03K19/003
分类号：H03K19/003
优先权：
专利状态码：在审-实质审查的生效
法律状态：2023.11.24#实质审查的生效;2023.11.07#公开
摘要：本发明提供了一种可忽略面积开销的模拟电路单粒子瞬态加固的方法，适用于体硅CMOS工艺下的模拟电路，例如共源级CS放大器、电荷泵、带隙基准、锁相环等。本方法采用将CMOSFET器件的源极和体极相连接BTS的加固方法RHBD来减少电荷收集并抑制模拟电路中SET引起的扰动。MOSFET的体级分别与各自的源极相连，以消除体效应。通过将源极和体极相结合的BTS方法，不仅消除了体效应，而且提高了MOSFET器件的抗SET能力。本方法普遍适用于模拟电路的辐射加固，本方法可应用于任何具有堆叠晶体管的模拟电路结构，例如电荷泵、带隙参考、锁相环等。与已有的SET加固方法相比，本方法更适用、更简单，且不会导致面积和功耗损失。
主权项：1.一种可忽略面积开销的模拟电路单粒子瞬态加固的方法，其特征在于，包括以下步骤：步骤一、通过三维混合模式TCAD进行模拟；模拟的具体过程是在具有源极退化的单晶体管共源CS放大器上进行的，并且在TCAD中以两指配置对被击中的PMOS晶体管进行建模，退化CS放大器可以使输入和输出电压线性化，并广泛应用于高精度信号处理；BTS配置的基本条件是必须有一个堆叠结构；不直接连接到VddVss的晶体管可以通过BTS技术来硬化；对CS放大器的M1进行分析；在每种模拟情况下，M1的N零偏置有两种配置，连接到源极BTS配置或连接到Vdd正常配置，其中其他因素保持不变；步骤二、TCAD进行设备模拟的过程中使用了P衬底体CMOS器件；CMOS器件的结构和掺杂分布被校准为用于DC和AC瞬态校准的40nm商业SPICE模型的结构和掺杂物分布；晶体管的尺寸、间距和零配置符合布局设计规则；根据设置每个晶体管的尺寸和偏置，使得器件在饱和区域中工作。
全文数据：
权利要求：
百度查询： 中国人民解放军国防科技大学 一种可忽略面积开销的模拟电路单粒子瞬态加固的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号