申请/专利权人：湖南博匠信息科技有限公司

申请日：2024-03-27

公开（公告）日：2024-05-28

公开（公告）号：CN117978749B

主分类号：H04L47/43

分类号：H04L47/43;H04L47/30;H04L49/90

优先权：

专利状态码：有效-授权

法律状态：2024.05.28#授权;2024.05.21#实质审查的生效;2024.05.03#公开

摘要：本发明公开了一种基于FPGA实现数据源流控的方法及系统，当网卡模块的缓存单元的剩余容量小于阈值容量，说明缓存单元的剩余容量不足，则发送流控需求信号至FPGA模块，FPGA模块生成流控允许信号，并输入状态机；正常状态下，状态机在初始状态和识别状态下循环，即实时正常发送数据帧至外部设备；在需要进行流控延时时，状态机会在识别状态下进入第一流控状态，在第一流控状态下，状态机等待第一预设时长来实现暂缓发送数据帧，即调节前一数据帧和本次数据帧之间的发送间隔时长，从而实现流控延时，即在单位时间内降低了数据帧发送至接收设备的网卡单元的数量，从而避免接收设备的网卡单元因数据拥堵而造成数据丢失的情况。

主权项：1.一种基于FPGA实现数据源流控的方法，其特征在于，应用于基于FPGA实现数据源流控的系统；所述系统包括FPGA模块、发送设备和接收设备；发送设备通信连接于FPGA模块；接收设备包括网卡模块；网卡模块通信连接于FPGA模块；FPGA模块包括计数器；所述方法，包括：FPGA模块搭建状态机，以使状态机进入初始状态；FPGA模块接收来自发送设备的应用数据，并将应用数据拆分生成多个数据块，其中，每个数据块的大小一致；当网卡模块的缓存单元的剩余容量小于阈值容量时，接收设备生成流控需求信号并发送至FPGA模块；当接收到流控需求信号时，FPGA模块生成流控允许信号，并输入状态机；在初始状态下，状态机在FPGA模块将应用数据拆分生成多个数据块之后对数据块进行封装以生成数据帧；生成数据帧后，状态机进入识别状态；在识别状态下，状态机判断是否接收到了流控允许信号；若是，状态机进入第一流控状态，并删除流控允许信号；若否，状态机将数据帧发送至网卡模块，且状态机再次进入初始状态；在第一流控状态下，状态机基于计数器和时钟信号等待第一预设时长之后再将数据帧发送至网卡模块，然后进入初始状态；接收设备还包括存储模块；所述当网卡模块的缓存单元的剩余容量小于阈值容量时，接收设备生成流控需求信号并发送至FPGA模块，包括：接收设备实时获取网卡模块的缓存单元在当前时刻的剩余容量和阈值容量之间的差值，并标记为容量差值；接收设备获取数据自缓存单元输入至存储模块的平均速度；当剩余容量小于或等于阈值容量时，接收设备生成流控需求信号，并基于容量差值和平均速度计算流控延时时长；接收设备将流控需求信号、流控延时时长和平均速度打包发送至FPGA模块；所述方法，还包括：接收到流控需求信号后，FPGA模块基于流控延时时长和平均速度计算第一预设时长，其中，第一预设时长为根据容量差值确定的流控延时时长。

全文数据：

权利要求：

百度查询： 湖南博匠信息科技有限公司 一种基于FPGA实现数据源流控的方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD