申请/专利权人：北京时代民芯科技有限公司;北京微电子技术研究所

申请日：2021-08-31

公开（公告）日：2024-05-28

公开（公告）号：CN113872588B

主分类号：H03K19/0185

分类号：H03K19/0185

优先权：

专利状态码：有效-授权

法律状态：2024.05.28#授权;2022.01.21#实质审查的生效;2021.12.31#公开

摘要：本发明涉及一种适用LVDS接收级的冷备份和失效保护电路，该电路包括浮阱结构电路、Failsafe电路和上电偏置电路。浮阱结构电路在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；Failsafe电路在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；上电偏置电路在电源上电时提供偏置电压，保证浮阱结构电路正常工作。本发明电路在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，满足冷备份需求。

主权项：1.一种适用LVDS接收级的冷备份和失效保护电路，其特征在于，包括浮阱结构电路、Failsafe电路和上电偏置电路；浮阱结构电路：在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；Failsafe电路：在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；上电偏置电路：在电源上电时提供偏置电压，保证浮阱结构电路正常工作；Failsafe电路包括PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7以及NMOS管N8；PMOS管P4的源极与电源VDD连接，PMOS管P4的漏极同时连接PMOS管P5的源极以及PMOS管P6的源极，PMOS管P4的栅极与PMOS管P3的栅极连接；PMOS管P5的栅极连接PMOS管P6的栅极，PMOS管P5的漏极接LVDS的P输入端；PMOS管P6的漏极与栅极连接；NMOS管N3的漏极接PMOS管P6的漏极，NMOS管N3的源极接地，NMOS管N3的栅极同时连接PMOS管P7的栅极以及NMOS管N8的栅极；PMOS管P7的源极与电源VDD连接，PMOS管P7的漏极与NMOS管N4的漏极连接，NMOS管N4的源极与NMOS管N5的漏极连接；PMOS管P7的漏极与栅极连接，NMOS管N4的漏极与栅极连接，NMOS管N5的漏极与栅极连接；NMOS管N5的源极接地；NMOS管N6的漏极接LVDS的N输入端，NMOS管N6的栅极与漏极连接，NMOS管N6的源极与NMOS管N7的漏极连接，NMOS管N7的源极与NMOS管N8的漏极连接，NMOS管N8的源极接地，NMOS管N7的栅极与漏极连接；PMOS管P4、P5、P6、P7做在同一个N阱中。

全文数据：

权利要求：

百度查询： 北京时代民芯科技有限公司;北京微电子技术研究所 一种适用LVDS接收级的冷备份和失效保护电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD