申请/专利权人:科睿斯半导体科技(东阳)有限公司
申请日:2024-03-04
公开(公告)日:2024-06-07
公开(公告)号:CN118158923A
主分类号:H05K3/46
分类号:H05K3/46;H05K3/18;H05K3/10
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.06.25#实质审查的生效;2024.06.07#公开
摘要:本发明公开了一种嵌入式内层线路与嵌入式磁性材料基板的制作方法,包括以下步骤:基板制作:取一BT基板作为基材层,在基材层上制作两个树脂塞;内埋腔体制作:在基材层上开设有内埋腔体;磁性元件的置入:将磁性元件装入至内埋腔体内,并对内埋腔体进行填充;线路制作:在基材层的上下两侧分别制作内层线路和外层线路。本发明在通孔的内壁上镀铜形成镀铜层,用于导通上下层,较薄的镀铜层可以增加信号的传输速度,满足客户的需求;本发明在通孔内设置了树脂塞,有效的保护通孔内壁的镀铜层不被空气氧化,避免因镀铜层被氧化而导致断路的情况。
主权项:1.一种嵌入式内层线路与嵌入式磁性材料基板的制作方法,其特征在于:包括以下步骤:一、基板制作:取一BT基板作为基材层,在基材层上制作两个树脂塞;二、内埋腔体制作:在基材层上开设有内埋腔体;三、磁性元件的置入:将磁性元件装入至内埋腔体内,并对内埋腔体进行填充;四、线路制作:在基材层的上下两侧分别制作内层线路和外层线路。
全文数据:
权利要求:
百度查询: 科睿斯半导体科技(东阳)有限公司 一种嵌入式内层线路与嵌入式磁性材料基板的制作方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。