申请/专利权人:三星电子株式会社
申请日:2019-05-27
公开(公告)日:2024-06-21
公开(公告)号:CN110634872B
主分类号:H10B41/30
分类号:H10B41/30;H10B41/46;H10B41/27;H10B43/30;H10B43/40;H10B43/27
优先权:["20180622 KR 10-2018-0072302"]
专利状态码:有效-授权
法律状态:2024.06.21#授权;2021.05.25#实质审查的生效;2019.12.31#公开
摘要:提供了一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件,所述三维半导体存储器件包括:基底;栅极堆叠结构,所述栅极堆叠结构设置在所述基底上,并且包括在与所述基底的顶表面基本垂直的方向上堆叠的栅电极;贯穿区域,所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕;以及垂直沟道结构,所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极彼此间隔开,并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。
主权项:1.一种三维半导体存储器件,所述三维半导体存储器件包括:基底;栅极堆叠结构,所述栅极堆叠结构设置在所述基底上,并且包括在与所述基底的顶表面基本垂直的方向上堆叠并且彼此间隔开的栅电极;贯穿区域,所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕;以及垂直沟道结构,所述垂直沟道结构穿过所述栅极堆叠结构,其中,所述栅极堆叠结构包括第一栅极堆叠结构和堆叠在所述第一栅极堆叠结构上的第二栅极堆叠结构,所述第一栅极堆叠结构和所述第二栅极堆叠结构的所述栅电极包括沿平行于所述基底的顶表面的第一方向延伸的字线,所述第一栅极堆叠结构的所述栅电极还包括设置在所述字线下方的下部选择线,所述下部选择线在第二方向上彼此间隔开,并且至少一个所述下部选择线的一部分具有朝向所述贯穿区域弯曲的形状,所述形状在所述第二方向上延伸,所述第二方向与所述第一方向相交并且与所述基底的所述顶表面平行,其中,所述第一栅极堆叠结构包括与所述贯穿区域相邻并且被布置为具有阶梯形状的第一接触焊盘,所述第二栅极堆叠结构包括与所述贯穿区域相邻并且被布置为具有阶梯形状的第二接触焊盘,并且在所述三维半导体存储器件的俯视图中,所述第二接触焊盘中的至少一部分第二接触焊盘在所述贯穿区域的一侧与所述第一接触焊盘交叠。
全文数据:
权利要求:
百度查询: 三星电子株式会社 包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。