申请/专利权人：华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司

申请日：2024-03-12

公开（公告）日：2024-06-25

公开（公告）号：CN118251004A

主分类号：H10B41/30

分类号：H10B41/30;H10B41/40

优先权：

专利状态码：在审-公开

法律状态：2024.06.25#公开

摘要：本申请提供一种分栅式闪存器件及其制备方法，其中在制备方法中，通过在引出区形成第一光刻胶层，可以避免引出区第二开口中的擦除栅被刻蚀，只刻蚀存储区的擦除栅和ONO层，使得引出区的擦除栅后续可以直接通过源线多晶硅、第一导电插塞直接从第二开口位置各存储单元的浮栅层内侧引出，不需要通过源线多晶硅材料在端头引出区的浮栅层的外侧引出，缩小了引出区的占用面积，从而缩小了存储单元CELL的面积，提高了器件的集成度。

主权项：1.一种分栅式闪存器件的制备方法，其特征在于，包括：提供一衬底，所述衬底包含存储区、引出区和外围逻辑区，其中，所述存储区和所述引出区的衬底上形成有衬垫氧化层、浮栅层、ONO层、擦除栅、硬掩膜层和第一侧墙；所述外围逻辑区的衬底上形成有衬垫氧化层、浮栅层、ONO层、擦除栅和硬掩膜层；其中，所述存储区的第一侧墙中形成有第一开口，所述引出区的第一侧墙中形成有第二开口；形成第一光刻胶层，所述第一光刻胶层覆盖所述引出区的硬掩膜层、第一侧墙以及填充所述第二开口，以及覆盖外围逻辑区的硬掩膜层；从所述第一开口位置，继续刻蚀所述存储区的擦除栅和ONO层；去除所述引出区的第一光刻胶层；形成第二侧墙，所述第二侧墙覆盖所述第一开口的侧壁以及覆盖所述第二开口的侧壁和底壁；从所述第一开口位置，继续刻蚀所述存储区的浮栅层和衬垫氧化层，以及从所述第二开口位置，刻蚀所述引出区的第二开口底壁的第二侧墙；形成第三侧墙，所述第三侧墙覆盖所述第一开口侧壁上的部分第二侧墙和浮栅层的侧表面以及覆盖所述第二开口侧壁上的第二侧墙；通过离子注入工艺在所述第一开口底部的衬底中形成源线离子注入区；形成源线多晶硅，所述源线多晶硅位于所述第一开口中，以及覆盖所述引出区的擦除栅，以及填充所述第二开口；在所述存储区的源线多晶硅表面形成保护层；去除所述存储区和所述引出区的硬掩膜层；去除所述外围逻辑区的第一光刻胶层；形成第四侧墙，所述第四侧墙与所述存储区的第一侧墙、擦除栅、ONO层、浮栅层的外侧表面贴合，所述第四侧墙还覆盖所述引出区的源线多晶硅和所述外围逻辑区的硬掩膜层；形成字线多晶硅材料层，所述字线多晶硅材料层覆盖所述存储区的第四侧墙、保护层和部分衬垫氧化层、所述引出区的第四侧墙和第一侧墙、擦除栅、ONO层、浮栅层的外侧表面以及所述外围逻辑区的硬掩膜层、擦除栅、ONO层、浮栅层的外侧表面；形成第二光刻胶层，所述第二光刻胶层覆盖所述存储区和所述引出区的字线多晶硅材料层以及所述引出区和所述外围逻辑区交界处的衬垫氧化层上的字线多晶硅材料层；去除所述外围逻辑区的字线多晶硅材料层、第四侧墙、硬掩膜层、擦除栅、ONO层、浮栅层和衬垫氧化层；在所述外围逻辑区形成栅极结构；去除所述第二光刻胶层；形成第三光刻胶层，所述第三光刻胶层覆盖所述外围逻辑区的栅极结构；去除所述存储区的保护层顶端的字线多晶硅材料层以及所述存储区和所述引出区交界处的衬垫氧化层上的字线多晶硅材料层，保留所述存储区的第四侧墙侧面的字线多晶硅材料层以及保留所述引出区的第四侧墙和第一侧墙、擦除栅、ONO层、浮栅层的外侧表面的字线多晶硅材料层；以及形成第一导电插塞，所述第一导电插塞贯穿所述引出区的第四侧墙并与所述第二开口中的源线多晶硅相连，以在所述引出区引出所述存储区的擦除栅。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司 分栅式闪存器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD