申请/专利权人:三星电子株式会社
申请日:2019-08-06
公开(公告)日:2024-06-28
公开(公告)号:CN110838478B
主分类号:H01L23/544
分类号:H01L23/544;H01L21/66
优先权:["20180817 KR 10-2018-0096274"]
专利状态码:有效-授权
法律状态:2024.06.28#授权;2021.06.25#实质审查的生效;2020.02.25#公开
摘要:一种半导体器件包括:半导体衬底,所述半导体衬底包括芯片区域和围绕所述芯片区域的边缘区域;下介电层和上介电层,所述下介电层和所述上介电层位于所述半导体衬底上;再分布芯片焊盘,所述再分布芯片焊盘穿透所述芯片区域中的所述上介电层并连接到芯片焊盘;工艺监测结构,所述工艺监测结构位于所述边缘区域中;以及虚设元件,所述虚设元件位于所述边缘区域中并且具有比所述上介电层的上表面低的上表面。
主权项:1.一种半导体器件,包括:半导体衬底,所述半导体衬底包括芯片区域和围绕所述芯片区域的边缘区域;下介电层和上介电层,所述下介电层和所述上介电层位于所述半导体衬底上;再分布芯片焊盘,所述再分布芯片焊盘穿透所述芯片区域中的所述上介电层并连接到芯片焊盘;以及工艺监测结构,位于所述边缘区域中,所述工艺监测结构包括虚设元件和多个再分布对准图案,所述虚设元件位于所述边缘区域中并且具有比所述上介电层的上表面低的上表面,所述虚设元件包括多个虚设金属结构以及虚设金属图案,所述多个虚设金属结构位于所述下介电层中并且彼此间隔开,所述虚设金属图案覆盖所述虚设金属结构,所述上介电层覆盖所述虚设金属图案,所述多个再分布对准图案位于所述上介电层中并且与所述虚设金属图案接触。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。