申请/专利权人：泰科天润半导体科技(北京)有限公司

申请日：2024-04-16

公开（公告）日：2024-06-25

公开（公告）号：CN118053760B

主分类号：H01L21/336

分类号：H01L21/336;H01L29/78;H01L29/06;H01L29/423

优先权：

专利状态码：有效-授权

法律状态：2024.06.25#授权;2024.06.04#实质审查的生效;2024.05.17#公开

摘要：本发明提供了一种抑制漏极电压过冲的碳化硅VDMOS的制备方法，包括：在碳化硅衬底一侧面淀积金属，形成漏极金属层，在碳化硅衬底另一侧面淀积生长形成漂移层；通过离子注入分别形成抑制过冲结构层、阱区以及源区；去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔进行金属淀积，形成源极金属层；去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔进行淀积，形成栅极绝缘层；去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔淀积金属，形成栅极金属层；去除阻挡层，完成制造，在漏极出现电压过冲时实现对栅极冲击的缓冲，提高器件的漏极耐压能力。

主权项：1.一种抑制漏极电压过冲的碳化硅VDMOS的制备方法，其特征在于，包括如下步骤：步骤1、在碳化硅衬底一侧面淀积金属，形成漏极金属层，在碳化硅衬底另一侧面淀积生长形成漂移层；步骤2、在漂移层上方淀积阻挡层，对阻挡层刻蚀形成通孔，通过通孔对漂移层离子注入形成抑制过冲结构层，形成抑制过冲结构层的离子注入能量为1200-1500kev，其深度为3.6-4.5微米，该抑制过冲结构层的厚度为900nm；所述抑制过冲结构层形成在栅极金属层下方的漂移层中，所述抑制过冲结构层底部至碳化硅衬底的距离为500nm；步骤3、去除原阻挡层，重新形成阻挡层，对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成阱区，使得在漂移层内部上侧的所述阱区之间形成凸起部；步骤4、去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔对阱区进行离子注入，形成源区；步骤5、去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔进行金属淀积，形成源极金属层；步骤6、去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔进行淀积，形成栅极绝缘层，去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔进行淀积，形成栅极绝缘层突起部；步骤7、去除原阻挡层，重新形成阻挡层，刻蚀形成通孔，通过通孔淀积金属，形成栅极金属层；去除阻挡层，完成制造；所述碳化硅衬底、漂移层以及源区均为N型；所述抑制过冲结构层和阱区均为P型。

全文数据：

权利要求：

百度查询： 泰科天润半导体科技(北京)有限公司 一种抑制漏极电压过冲的碳化硅VDMOS的制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD