申请/专利权人：圣邦微电子(北京)股份有限公司

申请日：2021-06-17

公开（公告）日：2024-06-25

公开（公告）号：CN115498991B

主分类号：H03K17/06

分类号：H03K17/06;H03K17/687

优先权：

专利状态码：有效-授权

法律状态：2024.06.25#授权;2023.01.03#实质审查的生效;2022.12.20#公开

摘要：一种总线保持电路，其特征在于：所述电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将所述总线保持电路的输入电压Vin维持于设定范围内；当所述电路的输入电压Vin高于芯片电源电压Vcc时所述Mp2保持截止状态，从而防止所述输入电压Vin倒灌至芯片电源电压Vcc；并且，当所述电路的输入电压Vin低于芯片电源电压Vcc时所述Mp2保持导通状态，从而维持所述输入电压Vin处于稳定状态。本发明中的电路结构简单、实现容易、功耗小，占用面积小，应用范围广。

主权项：1.一种总线保持电路，其特征在于：所述电路包括一个防倒灌PMOS管Mp2，用于基于导通或截止状态将所述总线保持电路的输入电压Vin维持于设定范围内；当所述电路的输入电压Vin高于芯片电源电压Vcc时所述Mp2保持截止状态，从而防止所述输入电压Vin倒灌至芯片电源电压Vcc；并且，当所述电路的输入电压Vin低于芯片电源电压Vcc时所述Mp2保持导通状态，从而维持所述输入电压Vin处于稳定状态；所述总线保持电路还包括控制单元和保持单元；其中，所述控制单元，与所述保持单元连接，用于向所述防倒灌PMOS管Mp2的栅极电压输入控制信号，以控制所述保持单元中防倒灌PMOS管Mp2的导通或截止状态；所述保持单元，与所述控制单元连接，用于基于所述防倒灌PMOS管Mp2的栅极电压的控制，维持所述电路的输入电压Vin处于稳定状态，同时防止所述输入电压Vin倒灌至所述芯片电源电压Vcc；所述控制单元包括控制PMOS管Mp1、第一寄生二极管Ds1、第二寄生二极管Dd1以及第一电流源I1；其中，所述PMOS管Mp1的源极与所述输入电压Vin连接，栅极、漏极与所述防倒灌PMOS管Mp2的栅极、第一电流源I1的一端连接；所述第一寄生二极管的正极与PMOS管Mp1的源极连接，负极与PMOS管Mp1的体端连接；所述第二寄生二极管的正极与PMOS管Mp1的漏极连接，负极与PMOS管Mp1的体端连接；所述第一电流源I1的另一端接地；所述保持单元还包括高端开关支路、低端开关支路和反相器；其中，所述反相器的输入端接入所述输入电压Vin，输出端分别接入所述高端开关支路和低端开关支路中开关管的栅极；所述高端开关支路一端与芯片电源电压Vcc连接，另一端与所述输入电压Vin连接，并基于所述反相器和所述控制单元的控制导通或截止；所述低端开关支路一端与所述输入电压Vin连接，另一端接地，并基于所述反相器的控制导通或截止；所述高端开关支路包括高端开关管Mp0、防倒灌PMOS管Mp2、第三寄生二极管Ds2、第四寄生二极管Dd2和第二电流源Ip0；其中，所述高端开关管Mp0的源极与芯片电源电压连接，栅极与反相器的输出端连接，漏极与所述防倒灌PMOS管Mp2的源极连接；所述第三寄生二极管Ds2的正极与高端开关管Mp0的源极连接，负极与高端开关管Mp0的体端连接；所述第四寄生二极管Dd2的正极与高端开关管Mp0的漏极连接，负极与高端开关管Mp0的体端连接；所述防倒灌PMOS管Mp2的漏极与所述第二电流源Ip0的一端连接；所述第二电流源Ip0的另一端接入所述输入电压Vin；所述低端开关支路包括低端开关管Mn0和第三电流源In0；其中，所述低端开关管Mn0的源极与第三电流源In0的一端连接，栅极与反相器的输出端连接，漏极接地；所述第三电流源In0的另一端与所述输入电压Vin连接。

全文数据：

权利要求：

百度查询： 圣邦微电子(北京)股份有限公司 一种总线保持电路及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD