申请/专利权人：成都赛力康电气有限公司

申请日：2018-08-07

公开（公告）日：2024-06-28

公开（公告）号：CN108831880B

主分类号：H01L25/16

分类号：H01L25/16;H01L23/49;H01L23/498

优先权：

专利状态码：有效-授权

法律状态：2024.06.28#授权;2018.12.11#实质审查的生效;2018.11.16#公开

摘要：本发明公开了一种用于电力电子器件MOS模块的DBC基板，包括双面DBC板，DBC板分为与输出端子V0连接的第一DBC板和第二DBC板，第一DBC板和第二DBC板上分别设置有与外部连接的压焊端子和功率MOSFET模块，功率MOSFET模块中包括至少1组并联的2个功率MOSFET，每组功率MOSFET之间并联，每组的2个功率MOSFET的栅极分别与2个栅极控制端连接，2个栅极控制端由外部电路控制连接，2个功率MOSFET的源极共同连接到1个源极控制端和源极输出回路。本发明能够有效地降低在大电流应用时产生的不良的尖峰脉冲信号，确保器件工作中不会发生上下桥直通的情况，进而发生MOS器件烧毁。

主权项：1.一种用于电力电子器件MOS模块的DBC基板，其特征在于：包括双面DBC板1，DBC板分为与端子Vo连接的第一DBC板2和第二DBC板3，第一DBC板和第二DBC板上分别设置有与外部连接的压焊端子4和功率MOSFET模块5，功率MOSFET模块中包括至少1组并联的2个功率MOSFET，每组功率MOSFET之间并联，每组的2个功率MOSFET的栅极分别与2个栅极控制端6连接，2个栅极控制端由外部电路控制连接，2个功率MOSFET的源极共同连接到1个源极控制端7和源极输出回路8；所述第一DBC板和第二DBC板上分别至少设置有1个功率MOSFET模块；所述栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子9，用于与外部电路连接。

全文数据：_种用于电力电子器件MOS模块的DBG基板技术领域[0001]本发明属于DBC基板技术领域，具体涉及一种用于电力电子器件M0S模块的DBC基板。背景技术[0002]DBC基板在电力电子模块技术中，主要是作为各种芯片如IGBT芯片、Diode芯片、电阻、SiC芯片等的承载体，DBC基板通过表面覆铜层完成芯片部分连接极或者连接面的连接，功能近似于PCB板。M0SFET凭开关速度快、导通电阻低等优点在开关电源及电机驱动等应用中得到了广泛应用。在应用中M0SFET—般工作在桥式拓扑结构模式下，用于如电动自行车、三轮车、低速电动车电力电子器件模块的DBC基板电路，可采用M0SFET管组构成，其中均分成两组组成上桥和下桥。在器件工作中，上下桥不能同时导通，否则M0S管将被烧毁。由于布线等的问题，在M0S管的关断和开启过程中，将在G栅极等产生电压尖峰脉冲。现有用于电机驱动的电力电子器件模块的DBC基板电路布局中存在的寄生电感大，容易引起电压尖峰脉冲，电路在工作的过程中，因电压的尖峰脉冲，使M0S器件发生误动作，从而损坏M0S管。对于电力电子器件模块的DBC基板电路，需要有效地降低这些不良的尖峰脉冲信号，确保器件工作中不会发生上下桥直通的情况。发明内容[0003]本发明的目的在于:解决目前电力电子器件M0S模块的DBC基板的半桥式驱动电路布局中存在的寄生电感大，容易引起电压尖峰脉冲，使电路在工作的过程中M0S器件发生误动作，从而损坏M0S管的问题，提出一种用于电力电子器件模块的DBC基板电路，有效地降低这些不良的尖峰脉冲信号。[0004]本发明采用的技术方案如下：[0005]一种用于电力电子器件M0S模块的DBC基板，包括双面DBC板，DBC板分为与VQ连接的第一DBC板和第二DBC板，第一DBC板和第二DBC板上分别设置有与外部连接的压焊端子和功率M0SFET模块，功率M0SFET模块中包括至少1组并联的2个功率M0SFET，每组功率M0SFET之间并联，每组的2个功率M0SFET的栅极分别与2个栅极控制端连接，2个栅极控制端由外部电路控制连接，2个功率M0SFET的源极共同连接到1个源极控制端和源极输出回路。[0006]进一步，所述第一DBC板和第二DBC板上分别设置有至少1个功率M0SFET模块。[0007]进一步，所述栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子，用于与外部电路连接。[0008]进一步，所述第一DBC板和第二DBC板的源极连接端与漏极连接端之间设置有内置MLCC电容。[0009]进一步，所述功率M0SFET通过栅极邦线与栅极控制端连接，通过源极邦线与源极控制端连接。[0010]进一步，所述双面DBC板上设置有独立的内置NTC，通过两个引脚连接到外部电路。[0011]进一步，所述第一DBC板和第二DBC板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板。[0012]综上所述，由于采用了上述技术方案，本发明的有益效果是：[0013]1、本发明中，并联的功率M0SFET的栅极不直接相连，由外部电路控制连接，可以有效的降低器件应用中栅极的电压尖峰脉冲，并联的功率M0SFET的源极的输出回路和控制端分离，可以有效的降低应用过程中大电流回路和小电流回路之间的干扰，降低电压和电流的尖峰即dvdt和didt，能够有效地降低这些不良的尖峰脉冲信号，确保器件工作中不会发生上下桥直通的情况；目前使用M0S半桥方案基本采用单管并联等模式，基本上没有M0S模块的方案，只有IGBT模块的方案，M0S器件比IGBT具有更快的开关速度，但更易受到各种尖峰脉冲的影响，在本发明中，在DBC上直接并联多个M0S芯片于模块之中，构成M0S模块，通过布线及电容等的改善，有效的降低了整个器件的寄生电感、寄生电容等的影响；[0014]3、本发明中，栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子，便于外部电路布线，源极的控制端单独引出，避免了与源极大电流输出回路之间的相互影响，降低外接驱动电路的寄生电感等，可以有效地提尚电路的效率；[0015]4、本发明中，第一DBC板和第二DBC板之间设置设置有内置MLCC电容，MLCC具有较高电压和较大电容、成本低等特点的特点，能够有效改善器件应用时的电压尖峰，改善器件在大电流状态下易于被损坏的问题；[0016]5、本发明中，双面DBC板上设置有内置NTC，能够对器件进行过热的监控，通过外围电路对器件进行保护；[0017]6、本发明中，第一DBC板和第二DBC板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板，可以作为单独的两个器件，有更加广泛的用途，如电池管理系统等等。附图说明[0018]为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。[0019]图1为本发明实施例1的DBC基板结构示意图；[0020]图中标记：1-双面DBC板，2-第一DBC板，3-第二DBC板，4-与外部连接的压焊端子，5-功率M0SFET组，6-栅极控制端，7-源极控制端，8-源极输出回路，9-外接端子，10-内置MLCC电容，11-内置NTC;[0021]图2为本发明DBC基板双面示意图；[0022]图3为本发明DBC基板上下桥电路原理图；[0023]图4为本发明实施例2的DBC基板示意图；具体实施方式[0024]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。[0025]因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。[0026]需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0027]—种用于电力电子器件MOS模块的DBC基板，包括双面DBC板1，DBC板分为与连接的第一DBC板2和第二DBC板3,第一DBC板和第二DBC板上分别设置有与外部连接的压焊端子4和功率M0SFET模块5,功率M0SFET模块中包括至少1组并联的2个功率M0SFET，每组功率M0SFET之间并联，每组的2个功率M0SFET的栅极分别与2个栅极控制端6连接，2个栅极控制端由外部电路控制连接，2个功率M0SFET的源极共同连接到1个源极控制端7和源极输出回路8。源极输出回路即为源极端与电路输出端的回路。第一DBC板和第二DBC板上分别设置有至少1个功率M0SFET模块。图2为本发明DBC基板双面示意图。[0028]第一DBC板和第二DBC板上的两组功率M0SFET组分别组成半桥式驱动电路的上桥和下桥，电路原理图如图3所示，在器件工作中，上下桥不能同时导通，否则M0S管将被烧毁，而DBC基板电路布局中容易出现存在寄生电感大，电机驱动电路工作时功率M0SFET管的快速关断和开启过程中，将在G栅极等产生高频幅值很高而宽度很窄的电压尖峰脉冲，该尖峰电压应用常规的过电压吸收电路是吸收不掉的，这些脉冲将使功率M0SFET管发生误动作，下桥的M0SFET管会感应到上桥的M0SFET管的电压尖峰，从而在某一瞬间上下桥直通，损坏器件。本发明中，并联的功率M0SFET的栅极不直接相连，由外部电路控制连接，可以有效的降低器件应用中栅极的电压尖峰脉冲，在DBC上直接并联多个M0S芯片于模块之中，构成M0S模块，内部电路采用两两相连功率M0SFET模块中包括至少1组并联的2个功率M0SFET，每组的2个功率M0SFET的栅极连接在一起，源极连接在一起），并可通过外部电路实现更多M0S管的并联，这样可以实现M0S模块的更大输出功率，同时，由于布线的改变，可以有效的降低器件的寄生电感，在大电流的应用中，防止栅极的电压尖峰脉冲造成的M0S开关误动作，确保器件稳定的工作。M0SFET的源极控制端组成小电流回路，源极的输出回路为大电流回路，并联的功率M0SFET的源极的输出回路和源极控制端分离，可以有效的降低应用过程中大电流回路和小电流回路之间的干扰，降低电压和电流的尖峰即dvdt和didt。本DBC基板电路及布局能够有效地降低半桥式驱动电路中这些不良的尖峰脉冲信号，确保器件工作中不会发生上下桥直通的情况。[0029]进一步，所述栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子9，DBC基板上4个功率M0SFET的栅极控制端在DBC板的两侧设置有外接端子G1、G2、G3、G4，4个功率M0SFET的源极控制端在DBC板的两侧设置有外接端子31、32、33、34，用于与外部电路连接。能够降低外接驱动电路的寄生电感等，可以有效地提高电路的效率，同时也可以降低源极的小电流控制回路和大电流输出回路之间的相互影响。[0030]进一步，所述第一DBC板和第二DBC板源极连接端与漏极连接端之间设置有内置MLCC电容10,能够有效改善器件应用时的电压尖峰，改善器件在大电流状态下易于被损坏的问题。[0031]进一步，所述功率M0SFET通过栅极邦线与栅极控制端连接，通过源极邦线与源极控制端连接。[0032]进一步，所述双面DBC板上设置独立的内置NTC11，通过两个引脚连接到外部电路，能够对器件进行过热的监控，通过外围电路对器件进行保护。[0033]进一步，所述第一DBC板和第二DBC板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板，可以作为单独的两个器件，有更加广泛的用途，如电池电池管理系统等等。[0034]以下结合实施例对本发明的特征和性能作进一步的详细描述。[0035]实施例1[0036]本发明较佳实施例提供的一种用于电力电子器件M0S模块的DBC基板，如图1所示，包括双面DBC板1，DBC板分为与Vo连接的第一DBC板2和第二DBC板3,第一DBC板和第二DBC板上分别设置有与器件外部连接的压焊端子4和功率M0SFET模块5,功率M0SFET模块中包括1组并联的2个功率M0SFET，每组的2个功率M0SFET的栅极分别与2个栅极控制端6连接，2个栅极控制端由外部电路控制连接，2个功率M0SFET的源极共同连接到1个源极控制端7和源极输出回路8。功率M0SFET通过栅极邦线与栅极控制端连接，通过源极邦线与源极控制端连接。如图1左右两边即为第一DBC板和第二DBC板，第一DBC板和第二DBC板功率M0SFET的两组栅极分别为G1、G2和G3、G4,两组源极分别为S1、S2和33、34,01、62分别与2个栅极控制端，2个栅极控制端由外部电路控制连接，G3、G4分别与2个栅极控制端，2个栅极控制端由外部电路控制连接，S1、S2共同连接到1个源极控制端和源极输出回路，S3、S4共同连接到1个源极控制端和源极输出回路。[0037]栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子9，DBC基板上总共4个功率M0SFET的栅极控制端在DBC板的两侧设置有外接端子01、02、63、64,4个功率M0SFET的源极控制端在DBC板的两侧设置有外接端子31、32、33、54，用于与外部电路连接。[0038]第一DBC板和第二DBC板源极连接端与漏极连接端之间设置有内置MLCC电容10。[0039]双面DBC板上设置有独立回路的内置NTC11，能够对器件进行过热的监控，通过外围电路对器件进行保护。[0040]实施例2[0041]本发明在实施例一的基础上，如图4所示，第一DBC板和第二DBC板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板，可以作为单独的两个器件，有更加广泛的用途，如可适用于诸如电池管理系统中的充放电两路系统。[0042]实施例3[0043]本发明较佳实施例提供的一种用于电力电子器件M0S模块的DBC基板，包括双面DBC板，DBC板分为与VQ连接的第一DBC板和第二DBC板，第一DBC板和第二DBC板上分别设置有与器件外部连接的压焊端子和功率MOSFET模块，功率MOSFET模块中包括2组并联的2个功率M0SFET，2组功率M0SFET之间并联，每组的2个功率M0SFET的栅极分别与2个栅极控制端连接，2个栅极控制端由外部电路控制连接，2个功率MOSFET的源极共同连接到1个源极控制端和源极输出回路。功率MOSFET通过栅极邦线与栅极控制端连接，通过源极邦线与源极控制端连接。[0044]栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子，第一DBC板和第二DBC板上总共8个功率MOSFET的栅极控制端在DBC板的两侧设置有外接端子G1、G2、G3、04、65、06、07、68,8个功率11[^£1'的源极控制端在08：板的两侧设置有外接端子31、32、33、34、35、56、57、38，用于与外部电路连接。[0045]第一DBC板和第二DBC板源极连接端与漏极连接端之间设置有内置MLCC电容。[0046]双面DBC板上设置有独立回路的内置NTC，能够对器件进行过热的监控，通过外围电路对器件进行保护。[0047]实施例4[0048]本发明在实施例3的基础上，第一DBC板和第二〇队板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板，可以作为单独的两个器件，有更加广泛的用途，如可适用于诸如电池管理系统中的充放电两路系统。[0049]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种用于电力电子器件MOS模块的DBC基板，其特征在于：包括双面DBC板⑴，DBC板分为与Vo连接的第一DBC板2和第二DBC板3，第一DBC板和第二DBC板上分别设置有与外部连接的压焊端子⑷和功率M0SFET模块5，功率M0SFET模块中包括至少1组并联的2个功率M0SFET，每组功率M0SFET之间并联，每组的2个功率M0SFET的栅极分别与2个栅极控制端⑹连接，2个栅极控制端由外部电路控制连接，2个功率M0SFET的源极共同连接到1个源极控制端⑺和源极输出回路8。2.根据权利要求1所述的一种用于电力电子器件M0S模块的DBC基板，其特征在于:所述第一DBC板和第二DBC板上分别至少设置有1个功率M0SFET模块。3.根据权利要求1所述的一种用于电力电子器件M〇S模块的DBC基板，其特征在于:所述栅极控制端和源极控制端在DBC板的两侧均设置有引出的外接端子9，用于与外部电路连接。4.根据权利要求1所述的一种用于电力电子器件M〇S模块的DBC基板，其特征在于:所述第一DBC板和第二DBC板的源极连接端与漏极连接端之间设置有内置MLCC电容10。5.根据权利要求1所述的一种用于电力电子器件M〇S模块的DBC基板，其特征在于:所述功率M0SFET通过栅极邦线与栅极控制端连接，通过源极邦线与源极控制端连接。6.根据权利要求1所述的一种用于电力电子器件M〇S模块的DBC基板，其特征在于:所述双面DBC板上设置有独立的内置NTC11，通过两个引脚连接到外部电路。7.根据权利要求1-5任一项所述的一种用于电力电子器件M0S模块的DBC基板，其特征在于:所述第一DBC板和第二DBC板上电极和器件采用中心对称分布的设置方式，将第一DBC板和第二DBC板隔断，成为对称的两个基板。

百度查询： 成都赛力康电气有限公司 一种用于电力电子器件MOS模块的DBC基板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD