申请/专利权人：杭州电子科技大学

申请日：2021-02-23

公开（公告）日：2024-01-09

公开（公告）号：CN113065299B

主分类号：G06F30/327

分类号：G06F30/327;G06F30/347

优先权：

专利状态码：有效-授权

法律状态：2024.01.09#授权;2021.07.20#实质审查的生效;2021.07.02#公开

摘要：本发明公开了基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法，使得开发人员能够在无需关注底层硬件具体实现方式下，专注于开发和验证所需算法。本发明针对现有FPGA项目开发难度大、周期长的特点，利用在远程服务器平台下外挂FPGA的方式提出了一套图像处理线上验证方法。这种方法能够帮助用户快速搭建自己的图像算法验证平台，通过实现外界与FPGA之间的通信接口和数据转换协议，并且利用统一的协议来封装接口的方式来降低用户开发的难度和缩短开发的时间。这样只需要明确对外的接口时序，而不必让开发人员了解底层硬件的实现方式，从而大大加快了开发速度。

主权项：1.一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法，其特征在于，包括以下步骤：S1，用户在远程客户端通过安全外壳协议SSH的方式连接至云端，使用安全文件传输协议SFTP将测试用图像文件与待测试图像处理硬件逻辑HDL设计文件提交至FPGA云服务器；S2，向用户提供已实现的接口逻辑网表文件；S3，通过脚本建立工程、编译代码，综合生成可下载的比特流文件；S4，用户编译驱动方法，服务器主机向FPGA传输待测图像数据；待测图像数据发送完后，发送写数据完成信号，等待FPGA处理完成；服务器主机收到FPGA处理完成信号后，启动读数据；读数据完成后，将图像数据重新写回图片，并使用SFTP从服务器上下载图片到本地主机查看；所述通过脚本建立工程、编译代码，综合生成可下载的比特流文件，包括以下步骤：S31，将用户的顶层模块usr_top通过局部综合的方式生成用户逻辑网表文件；S32，将用户逻辑网表文件和已实现的接口逻辑网表文件进行验证，验证自定义用户逻辑接口信号是否匹配提前实现的接口逻辑模块内的信号；S33，将用户逻辑网表文件和已实现的接口逻辑网表文件进行联合布局、布线生成比特流文件，再使用布局和布线工具生成可下载的比特流文件；所述脚本包括：脚本1：compile.sh将会首先调用EDA工具用于后续的综合、实现，接着读入creat_usr_project.tcl、run_usr_synth.tcl和generate_bit.tcl三个脚本；脚本2：creat_usr_project.tcl该脚本将会导入用户的逻辑代码和ip，并建立用户工程usr_prj；脚本3：run_usr_synth.tcl该脚本将编译和综合用户工程的代码，并生成用户逻辑网表文件；脚本4：generate_bit.tcl首先该脚本会分别导入用户逻辑网表文件和已实现的接口逻辑网表文件，然后导入设计要求的约束文件；其中的约束文件包含物理约束和时序约束；所述S4中驱动方法包括以下步骤：S41，读入图片，并提取图像数据存至内存；S42，打开PCIe设备配置接口描述符，通过单次读写回传数据检测PCIe是否正常工作；S43，通过PCIe配置接口发送配置参数，配置参数包括图像宽度col和图像高度row；S44，打开PCIe设备数据发送接口描述符，调用函数host_to_fpga发送图像数据；图像数据发送完成后调用配置接口写数据函数write_axi_lite，发送图像数据写完成信号；S45，等待FPGA处理完成，并且每隔1s调用配置接口读数据函数read_axi_lite判断FPGA是否处理完成；当读到FPGA处理完成信号后，打开PCIe设备数据接收接口描述符，调用函数fpga_to_host读取处理后的图像数据；S46，将接收到的图像数据写回图片，并下载到本地主机。

全文数据：

权利要求：

百度查询： 杭州电子科技大学 一种基于FPGA云的图像处理硬件逻辑HDL模块的线上验证方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD