龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：江门崇达电路技术有限公司
申请日：2024-03-04
公开（公告）日：2024-06-04
公开（公告）号：CN118139315A
主分类号：H05K3/42
分类号：H05K3/42;H05K3/00;H05K3/06;H05K3/28
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.06.21#实质审查的生效;2024.06.04#公开
摘要：本发明公开了一种减少V‑CUT过PTH半孔时产生披锋的制作方法，包括以下步骤：在生产板上钻出与V割线相交的通孔，通过沉铜和全板电镀使孔金属化，形成PTH孔；在生产板上贴膜，依次通过曝光、显影后形成外层线路图形，外层线路图形包括环绕PTH孔的孔环图形；且曝光时孔环图形中对应V割线的两个端点处进行曝光，显影后在两端点处形成外层覆膜区域；对生产板进行图形电镀；退膜后，对PTH孔进行锣半孔处理，形成PTH半孔；对生产板进行蚀刻，而后退锡；在生产板上制作阻焊层，而后在生产板上对应V割线的位置处进行V割，最后对生产板进行成型处理，制得线路板。本发明方法可避免V割过PTH半孔时产生铜刺，改善V‑CUT过PTH半孔板产品品质，提升产品良率。
主权项：1.一种减少V-CUT过PTH半孔时产生披锋的制作方法，其特征在于，包括以下步骤：S1、在生产板上钻出与V割线相交的通孔，而后通过沉铜和全板电镀使孔金属化，形成PTH孔；S2、在生产板上贴膜，而后依次通过曝光、显影后形成外层线路图形，外层线路图形包括环绕PTH孔的孔环图形；且曝光时孔环图形中对应V割线的两个端点处进行曝光，显影后在两端点处形成外层覆膜区域，外层覆膜区域的宽度≥V割线的宽度；S3、对生产板进行图形电镀，以在外层线路图形处依次加镀一层铜层和锡层；S4、退膜后，对PTH孔进行锣半孔处理，形成PTH半孔，锣半孔时的中线与V割线的中间重合；S5、对生产板进行蚀刻，去除外层线路图形以外的铜层，并去除外层覆膜区域处的铜层，以在孔环与V割线相交的两端处形成内凹的无铜区，而后退锡；S6、在生产板上制作阻焊层，而后在生产板上对应V割线的位置处进行V割，最后对生产板进行成型处理，制得线路板。
全文数据：
权利要求：
百度查询： 江门崇达电路技术有限公司 一种减少V-CUT过PTH半孔时产生披锋的制作方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号