申请/专利权人:苏州大学
申请日:2021-12-07
公开(公告)日:2024-06-04
公开(公告)号:CN114189247B
主分类号:H03M1/38
分类号:H03M1/38
优先权:
专利状态码:有效-授权
法律状态:2024.06.04#授权;2022.04.01#实质审查的生效;2022.03.15#公开
摘要:本发明公开了一种用于差分逐次逼近寄存器型ADC的参考电压缓冲器,包括可修调的第一电压缓冲器、产生正参考电压Vrp的第二电压缓冲器以及产生共模电压Vcm的第三电压缓冲器,其中,带隙基准电压通过第一电压缓冲器输出到第二电压缓冲器的输入端和第三电压缓冲器的输入端。本发明的第一电压缓冲器可通过修调电阻R1改变其输出电压,目的是修调第二电压缓冲器的输出电压;第三电压缓冲器通过高电压检测器HD加速下拉,能够以非常低的偏置电流实现Vcm的快速建立。本发明中第一电压缓冲器低功耗的要求和可精确修调的要求是一致的;同时,本发明中第二电压缓冲器需要精确的输出电压而第三电压缓冲器却不需要精确的输出电压。本发明能够良好契合差分SAR型ADC对片内参考电压缓冲器的要求。
主权项:1.一种用于差分逐次逼近寄存器型ADC的参考电压缓冲器,其特征在于:包括可修调的第一电压缓冲器、产生正参考电压Vrp的第二电压缓冲器以及产生共模电压Vcm的第三电压缓冲器,其中,带隙基准电压通过所述第一电压缓冲器输出到第二电压缓冲器的输入端和第三电压缓冲器的输入端;所述第一电压缓冲器包括第一误差放大器A1、第一PMOS管P1、第一电阻R1以及第二电阻R2;所述第二电压缓冲器包括第二误差放大器A2、第二PMOS管P2、第三电阻R3以及第四电阻R4;所述第三电压缓冲器包括第三误差放大器A3、第一NMOS管N1、第二NMOS管N2、第一电流源I1以及高电压检测器HD;所述第一误差放大器A1的反相输入端电性连接到带隙基准电压,同相输入端分别电性连接到第一电阻R1的一端和第二电阻R2的一端,输出端电性连接到PMOS管P1的栅极;所述PMOS管P1的源极电性连接到电源VDD,漏极分别电性连接到第二电阻R2的另一端、第二误差放大器A2的反相输入端、第三误差放大器A3的同相输入端和高电压检测器HD的参考输入端;所述第一电阻R1的另一端接地;所述第二误差放大器A2的同相输入端分别电性连接到第三电阻R3的一端和第四电阻R4的一端,输出端电性连接到PMOS管P2的栅极;所述PMOS管P2的源极电性连接到电源VDD,漏极分别电性连接到第四电阻R4的另一端和输出电源端Vrp;所述第三电阻R3的另一端接地;所述第三误差放大器A3的反相输入端分别电性连接到高电压检测器HD的检测输入端和NMOS管N2的漏极并经偏置电流源IB1接地,输出端电性连接到NMOS管N1的栅极;所述高电压检测器HD的检测输出端电性连接到NMOS管N2的栅极,所述NMOS管N2的源极接地;所述NMOS管N1的漏极电性连接到电源VDD,源极电性连接到输出电源端Vcm并经偏置电流源IB1接地;所述高电压检测器HD包括PMOS管P3、PMOS管P4、NMOS管N3、NMOS管N4和偏置电流源I2,其中,所述PMOS管P3的源极经偏置电流源I2电性连接到电源电压VDD,栅极电性连接到高电压检测器HD的参考输入端,漏极分别电性连接到NMOS管N3的漏极和高电压检测器HD的输出端;所述PMOS管P4的源极经偏置电流源I2电性连接到电源电压VDD,栅极电性连接到高电压检测器HD的检测输入端,漏极分别电性连接到NMOS管N4的漏极、栅极和NMOS管N3的栅极;所述NMOS管N3的源极接地;所述NMOS管N4的源极接地。
全文数据:
权利要求:
百度查询: 苏州大学 一种用于差分逐次逼近寄存器型ADC的参考电压缓冲器
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。