龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：上海华力集成电路制造有限公司
申请日：2022-12-05
公开（公告）日：2024-06-07
公开（公告）号：CN118156133A
主分类号：H01L21/336
分类号：H01L21/336;H01L29/78
优先权：
专利状态码：在审-公开
法律状态：2024.06.07#公开
摘要：本发明公开了一种全耗尽型绝缘体上硅PMOS器件制造方法，包括以下步骤：在FDSOI衬底结构上依次形成多晶硅层、硬掩膜氧化层；以硬掩膜氧化层为掩膜，刻蚀到锗硅层，形成PMOS栅极叠层结构；依次淀积侧墙介质层及外延生长硬掩膜；光刻刻蚀，去除PMOS栅极叠层上方的外延生长硬掩膜并减薄侧墙介质层，去除PMOS栅极周围衬底上的外延生长硬掩膜并减薄侧墙介质层；原位去除光刻胶；刻蚀去除PMOS栅极上方及周围衬底上的残留侧墙介质层。本发明要的全耗尽型绝缘体上硅PMOS器件制造方法，可有效降低外延生长硬掩膜刻蚀后的锗硅衬底叠加损失，有利于PMOS区域的外延生长，保证制造的全耗尽型绝缘体上硅PMOS器件的性能。
主权项：1.一种全耗尽型绝缘体上硅PMOS器件制造方法，其特征在于，包括以下步骤：S1.提供一FDSOI衬底结构，所述FDSOI衬底包括体硅层10、埋氧层11和锗硅层12，所述埋氧层11形成于所述体硅层10表面，所述锗硅层12形成于所述埋氧层11表面；S2.在所述FDSOI衬底结构上依次形成多晶硅层14、硬掩膜氧化层16；S3.以硬掩膜氧化层16为掩膜，刻蚀到锗硅层12，形成PMOS栅极叠层结构；S4.依次淀积侧墙介质层17及外延生长硬掩膜18；S5.光刻刻蚀，去除PMOS栅极叠层上方的外延生长硬掩膜18并减薄侧墙介质层17，去除PMOS栅极周围衬底上的外延生长硬掩膜18并减薄侧墙介质层17；S6.原位去除光刻胶；S7.刻蚀去除PMOS栅极上方及周围衬底上的残留侧墙介质层17。
全文数据：
权利要求：
百度查询： 上海华力集成电路制造有限公司 全耗尽型绝缘体上硅PMOS器件制造方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号