龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：电子科技大学
申请日：2024-02-28
公开（公告）日：2024-06-18
公开（公告）号：CN118213403A
主分类号：H01L29/78
分类号：H01L29/78;H01L21/336
优先权：
专利状态码：在审-公开
法律状态：2024.06.18#公开
摘要：本发明提供一种集成常开型PMOS的双沟槽碳化硅MOSFET器件，通过将深源极沟槽替换为深栅极沟槽引入常开型PMOS，实现P+屏蔽层状态自适应调节：正向导通时，P型侧墙区被正栅压全耗尽形成空穴势垒，P+屏蔽层为浮空电位以降低JFET区电阻；正向阻断时，P+屏蔽层通过P型侧墙区接地，有效降低栅氧化层电场。开关过程中，由于引入的常开型PMOS阈值电压高于器件的米勒平台电压，避免了导通电阻动态退化的产生，本发明在保证双沟槽碳化硅MOSFET器件动态导通电阻不产生退化的前提下，有效提升碳化硅MOSFET器件电流能力并降低导通损耗。
主权项：1.一种集成常开型PMOS的双沟槽碳化硅MOSFET器件，其特征在于：包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N-漂移区4；所述N-漂移区4的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，所述N-漂移区4的内部左上方及右上方分别设有深栅极凹槽，所述深栅极凹槽的深度大于所述栅极凹槽，所述深栅极凹槽内设有深槽多晶硅栅521、填充深栅极凹槽的深槽栅介质621，所述深栅极凹槽两侧为P型侧墙区11，所述深栅极凹槽下方为P+屏蔽层10；所述栅极凹槽两侧与深栅极凹槽之间设有P型基区3、以及P型基区3上方的P+欧姆接触区2及N+源区8，N+源区8位于P+欧姆接触区2和所述栅极凹槽之间，所述P+欧姆接触区2与N+源区8上方为源极金属1，所述栅极凹槽及深栅极凹槽上方为层间介质7。
全文数据：
权利要求：
百度查询： 电子科技大学 集成常开型PMOS的双沟槽碳化硅MOSFET器件及制备方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号