龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：电子科技大学
申请日：2024-02-28
公开（公告）日：2024-06-07
公开（公告）号：CN118156310A
主分类号：H01L29/78
分类号：H01L29/78;H01L29/66
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.06.25#实质审查的生效;2024.06.07#公开
摘要：本发明提供一种集成PMOS的碳化硅MOSFET器件及制备方法，通过在两个栅极沟槽中间引入常开型PMOS，实现P+屏蔽层状态自适应调节：正向导通时，常开型PMOS被外加正向栅极电压全耗尽形成空穴势垒，P+屏蔽层浮空以降低JFET区电阻；正向阻断时，P+屏蔽层通过PMOS接地，有效降低了栅氧化层电场。本发明在保证半包沟槽型碳化硅MOSFET器件栅氧可靠性的前提下，有效提升碳化硅MOSFET器件电流能力并降低导通损耗。
主权项：1.一种集成PMOS的碳化硅MOSFET器件，其特征在于：包括漏极金属7、漏极金属7上方的N+衬底区6、N+衬底区6上方的N-漂移区5；所述N-漂移区5的内部上方中间设有两个半包栅极凹槽，所述每个栅极凹槽内设有多晶硅栅14、填充栅极凹槽的栅介质13，两个栅极凹槽之间所夹区域包括中间段的P型基区11、P型基区11上方的第二P+欧姆接触区8、P型基区11下方的P+屏蔽层12；P型基区11为常开型PMOS的沟道；所述两个栅极凹槽及所夹区域的两侧都设有电流扩展层CSL4、以及电流扩展层CSL4上方的P型基区3、所述P型基区3上方的第一P+欧姆接触区2及第一P+欧姆接触区2与栅极凹槽之间的N+源区9；所述第一P+欧姆接触区2与N+源区9上方为源极金属1，栅极凹槽上方为层间介质10。
全文数据：
权利要求：
百度查询： 电子科技大学 集成PMOS的碳化硅MOSFET器件及制备方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号