龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
申请/专利权人：陕西电子芯业时代科技有限公司
摘要：本发明公开了一种双沟槽屏蔽栅MOSFET半导体器件的制造方法，包括：步骤一、在半导体衬底的选定区域中刻蚀形成第一沟槽。步骤二、形成控制栅，包括：在第一沟槽中形成栅介质氧化层和栅极导电层。步骤三、形成P体区。步骤四、形成与P体区分离的P阱区。步骤五、形成源区。步骤六、形成层间膜。步骤七、在层间膜的选定区域中刻蚀形成第二沟槽。步骤八、形成屏蔽栅，包括：在第二沟槽中形成栅介质氧化层和栅极导电层。本发明通过在双沟槽屏蔽栅的两侧同时设置P阱，利用电荷耦合效应，引入横向电场，得到具有高击穿电压的双栅SGTMOSFET半导体器件。
主权项：1.一种双沟槽屏蔽栅MOSFET半导体器件的制造方法，其特征在于，包括如下步骤：步骤S1，提供具有选定区域的N型衬底，在所述选定区域上进行刻蚀，得到具有第一沟槽的N型衬底；步骤S2，首先，在所述第一沟槽的内侧通过热氧化的方式形成第一氧化介质层，之后再在所述第一沟槽中填充N型掺杂多晶硅，并采用CMP技术去除第一沟槽外部的多晶硅，形成具有第一深度的控制栅；步骤S3，在选定区域中离子注入掺杂原子并推阱形成P体区，P体区的深度为第二深度，控制栅穿过所述P体区；步骤S4，在选定区域中利用高能注入技术离子注入掺杂原子并推阱退火形成P阱区，所述P阱区的深度为第三深度，所述第三深度大于第二深度；步骤S5，在选定区域中进行离子注入重掺杂并推阱退火形成N型重掺杂的源区；步骤S6，淀积层间介质并采用CMP技术磨平，所述层间介质覆盖形成所述控制栅、所述源区的表面；步骤S7，在层间介质的选定区域上进行第二沟槽刻蚀，依次对所述层间膜和所述半导体衬底进行刻蚀形成第二沟槽区域；步骤S8，在所述第二沟槽的内侧通过热氧化的方式形成第二氧化介质层，之后再在所述第二沟槽中填充N型掺杂多晶硅，并采用CMP技术去除第二沟槽外部的多晶硅，形成屏蔽栅；所述屏蔽栅位于所述控制栅的两侧；所述屏蔽栅的深度为第四深度，所述第四深度大于所述第一深度。
全文数据：
权利要求：
百度查询： 陕西电子芯业时代科技有限公司 一种双沟槽屏蔽栅MOSFET半导体器件的制造方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号