申请/专利权人：恩智浦有限公司

申请日：2019-08-29

公开（公告）日：2024-05-07

公开（公告）号：CN110875249B

主分类号：H01L21/8222

分类号：H01L21/8222;H01L27/082

优先权：["20180831 US 16/120,098"]

专利状态码：有效-授权

法律状态：2024.05.07#授权;2021.09.17#实质审查的生效;2020.03.10#公开

摘要：本说明书公开用于以不添加大量工艺复杂度的单一制造工艺将SiGe基异质结双极晶体管HBT和Si基双极结晶体管BJT集成在一起的方法，和能够利用这类流线型制造工艺制作的集成电路。在一些实施例中，这类集成电路能够享有所述SiGeHBT的较高射频RF性能和所述Si基BJT的较低泄漏电流的益处。在一些实施例中，能够将这类集成电路应用于静电放电ESD箝位电路以便实现较低良品率损失或无良品率损失。

主权项：1.一种用于以单一制造工艺集成SiGe基异质结双极晶体管HBT和Si基双极结晶体管BJT的方法，其特征在于，所述方法包括：除与所述SiGe基HBT相关联的区域之外，在硅基板的所有区域上方形成图案化晶种层；将SiGe基极层沉积在所述硅基板的所有区域上方，其中除所述SiGe基极层在与所述SiGe基HBT相关联的所述区域上方为单晶之外，所述SiGe基极层在所述硅基板的所有区域上方为多晶；移除在与所述Si基BJT相关联的所述硅基板的区域上方的所述SiGe基极层；通过在所述SiGe基极层上和在硅衬底的与所述Si基BJT相关联的区域上沉积多晶Si层，将多晶Si层沉积在所述硅基板的所有区域上方，其中所述多晶Si层原位p+掺杂或借助于注入而p+掺杂；通过在多晶Si层上沉积隔离介电层，将经隔离的电介质层沉积在所述硅基板的所有区域上方；为SiGe基HBT和所述Si基BJT中的每一个蚀刻发射极窗口；将基极掺杂和任选地局部集电极掺杂注入在与所述Si基BJT相关联的所述硅基板的区域上方的发射极窗口中，其中掩模保护在与所述SiGe基HBT相关联的所述硅基板的区域上方的发射极窗口；使所述硅基板退火以使p-掺杂从p+多晶Si层扩散到在所述p+多晶Si层下方的层，其中对于与所述SiGe基HBT相关联的所述区域，来自所述p+多晶Si层的所述p-掺杂扩散到所述SiGe基极层，其中对于与所述Si基BJT相关联的所述区域，来自所述p+多晶Si层的所述p-掺杂扩散到所述硅基板；形成在所述发射极窗口中的内部间隔件；沉积并且蚀刻所述发射极n+多晶Si层，其中所述间隔件将所述发射极n+多晶Si层与所述p+多晶Si层隔离；对于所述SiGe基HBT和所述Si基BJT两者，使所述硅基板退火以使n-掺杂从所述发射极n+多晶Si层扩散到所述基极中以形成发射极-基极结。

全文数据：

权利要求：

百度查询： 恩智浦有限公司 将硅-BJT集成到硅-锗-HBT的制造工艺

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD