申请/专利权人：灿芯半导体(成都)有限公司

申请日：2023-10-25

公开（公告）日：2024-05-10

公开（公告）号：CN117348685B

主分类号：G06F1/02

分类号：G06F1/02

优先权：

专利状态码：有效-授权

法律状态：2024.05.10#授权;2024.01.23#实质审查的生效;2024.01.05#公开

摘要：本发明公开了一种DDS发生器的信号处理方法，涉及DDS发生器技术领域，其技术方案要点包括如下计算步骤：以中频信号采样率fs为累加器的工作频率，对控制字Fcw进行累加运算，并在每个运算周期，将累加值∑Fcw与fs进行比较，若∑Fcw≥fs则令∑Fcw＝∑Fcw‑fs，确保∑Fcw的值满足0≤∑Fcw≤fs‑1，这样可以利用正余弦函数的周期性，只计算0,2π内的相位值。该种DDS发生器的信号处理方法，效果是，通过分步计算得到输出信号，从而达到不占用ROM资源的效果，同时还具备移频精度高、信号杂散值低的特点，适用于无线电测试测量领域中，从而极大减少了对于ROM资源的占用，避免了正余弦量化长度对DDS移频精度和杂散的影响。

主权项：1.一种DDS发生器的信号处理方法，其特征在于，包括如下计算步骤：以中频信号采样率fs为累加器的工作频率，对控制字Fcw进行累加运算，并在每个运算周期，将累加值∑Fcw与fs进行比较，若∑Fcw≥fs则令∑Fcw＝∑Fcw-fs，确保∑Fcw的值满足0≤∑Fcw≤fs-1；将∑Fcw作为被除数，fs作为除数，送入除法器div，计算∑Fcwfs，div基于cordic算法实现，参数配置如下：cordicdivN,fs,∑Fcw,0,ch,bit_num；其中N＝22，代表除法运算迭代次数；fs为信号采样率，fs＝3.2MHz；∑Fcw为控制字累加和；ch＝3，配置div为线性系统模型；bit_num＝22，代表除法的扩展位宽；除法运算的输出结果为∑Fcwfs·2^bit_num,2^bit_num为除法运算中，浮点转定点的放大值；完成除法运算后，∑Fcwfs·2^bit_num,需要与2π进行乘法运算，以得到实时相位值，转定点过程中，需放大2^bit_num_2π，所以乘法运算后得到的相位值为：floor∑Fcwfs·2^bit_num·floor2π·2^bit_num_2π；其中，2^bit_num·2^bit_num_2π为除法运算和2π的定点化带来的放大增益；得到相位值后，通过第二级函数发生器trig得到正余弦值，trig基于cordic实现，参数配置如下：cordictrigN,0,2^bit_num+bit_num_2π,phase,ch,bit_num+bit_num_2π；N＝22，代表迭代次数，由于前级除法和乘法运算共带来了2^bit_num·2^bit_num_2π的放大增益，因此在基于圆周模型的cordic算法中，需要将这部分增益设置为初值，替换原来的初值1，phase代表相位值，为前级除法和乘法运算得到的floor∑Fcwfs·2^bit_num·floor2π·2^bit_num_2π；ch＝2，配置trig为圆周系统模型。

全文数据：

权利要求：

百度查询： 灿芯半导体(成都)有限公司 一种DDS发生器的信号处理方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD