龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
申请/专利权人：中国科学院微电子研究所;北方集成电路技术创新中心(北京)有限公司
摘要：本发明涉及一种抑制沟道漏电的堆叠纳米片CMOSGAA‑FET中的制备方法，通过在衬底上表面分别通过沉积掺杂薄膜，在PMOS与NMOS区域分别形成N型介质掺杂区和P型介质掺杂区；在后继CMOSGAA‑FET集成制造工艺中，通过P型和N型掺杂氧化物有选择性的进行GP扩散掺杂以抑制GAA‑FET中亚finsub‑fin寄生沟道漏电的制造方法。该制造方法从而可以形成表面高浓度的余误差掺杂分布，并且抑制常规GP高能量离子注入所带来的表面损伤和颗粒沾污。
主权项：1.一种抑制沟道漏电的堆叠纳米片CMOSGAA-FET中的制备方法，其特征在于：包括如下步骤：提供衬底；在衬底上表面分别通过沉积掺杂薄膜，进行N型介质掺杂和P型介质掺杂，快速热退火使得掺杂离子扩散，分别形成PMOS与NMOS区域；在所述衬底上外延生长由第一半导体第二半导体交替层叠的超晶格叠层；刻蚀所述超晶格叠层，形成多个鳍片；在所述鳍片上形成假栅，并对鳍片进行刻蚀；对所述鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片；选择外延生长工艺形成源漏区；介质沉积与平坦化露出假栅；实现纳米片的沟道释放，其中所述纳米片形成的叠层构成为多个导电沟道；所述形成多个鳍片步骤具体为：在所述超晶格叠层上设置第一侧墙；以所述第一侧墙为掩膜刻蚀所述超晶格叠层，形成所述多个鳍片；还包括形成浅沟槽隔离区，具体为：在相邻鳍片之间生成浅沟隔离区，使得所述多个导电沟道位于浅沟隔离区之上；还包括形成源漏区，具体为：刻蚀掉相邻假栅之间的鳍片结构以形成源极、漏极生长空间；在所述生长空间外延生长源漏区，并在源漏区上淀积隔离层；形成源漏区后，选择腐蚀去掉假栅，在实现纳米片沟道释放后，在原假栅位置积淀栅极。
全文数据：
权利要求：
百度查询： 中国科学院微电子研究所 北方集成电路技术创新中心(北京)有限公司 一种抑制沟道漏电的堆叠纳米片GAA-FET中的制备方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号