申请/专利权人:迅芯微电子(苏州)股份有限公司
申请日:2023-01-17
公开(公告)日:2023-11-28
公开(公告)号:CN116073824B
主分类号:H03M1/06
分类号:H03M1/06
优先权:
专利状态码:有效-授权
法律状态:2023.11.28#授权;2023.05.23#实质审查的生效;2023.05.05#公开
摘要:本发明公开了一种多路子ADC采样电路、半导体器件及信号处理装置,其中,多路子ADC采样电路包括:第一采样组,包括至少两个子ADC采样模块;第一采样组接入第一采样时钟;第二采样组,包括1个子ADC采样模块;第二采样组接入第二采样时钟;第一采样时钟与第二采样时钟交替输出;逻辑电路模块,各子ADC采样模块的输出端均与逻辑电路模块电连接,逻辑电路模块用于将各子ADC采样模块输出的采样信号进行拼接后输出;PRBS产生电路模块,随机选择第一采样组中用于采样的子ADC采样模块,以及选择第二采样组中用于采样的子ADC采样模块。本发明中的多路子ADC采样电路实现了随机采样,减少各子ADC采样模块的内部干扰。
主权项:1.一种多路子ADC采样电路,其特征在于,包括:第一采样组,包括两个或以上数量的子ADC采样模块;所述第一采样组接入第一采样时钟;第二采样组,包括至少一个子ADC采样模块;所述第二采样组接入第二采样时钟;所述第一采样时钟与所述第二采样时钟交替输出;各所述子ADC采样模块的输入端均与所述多路子ADC采样电路的输入端电连接;逻辑电路模块,各所述子ADC采样模块的输出端均与所述逻辑电路模块电连接,所述逻辑电路模块的输出端与所述多路子ADC采样电路的输出端电连接;所述逻辑电路模块用于将各所述子ADC采样模块输出的采样信号进行拼接后输出;PRBS产生电路模块,与各所述子ADC采样模块电连接;所述PRBS产生电路模块用于随机选择所述第一采样组中的一个用于采样的所述子ADC采样模块,以及选择所述第二采样组中用于采样的所述子ADC采样模块;所述第一采样时钟对应于所述第一采样组中包括的所述子ADC采样模块,所述子ADC采样模块对应的第一采样时钟固定,所述子ADC采样模块的工作时序相同;所述第二采样时钟对应于所述第二采样组中包括的所述子ADC采样模块,所述子ADC采样模块所对应的第二采样时钟固定,所述子ADC采样模块的工作时序相同。
全文数据:
权利要求:
百度查询: 迅芯微电子(苏州)股份有限公司 一种多路子ADC采样电路、半导体器件及信号处理装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。