申请/专利权人:长鑫存储技术有限公司
申请日:2021-04-28
公开(公告)日:2024-06-21
公开(公告)号:CN115249658B
主分类号:H10B12/00
分类号:H10B12/00
优先权:
专利状态码:有效-授权
法律状态:2024.06.21#授权;2022.11.15#实质审查的生效;2022.10.28#公开
摘要:本发明提供一种半导体结构的制备方法及半导体结构,该半导体结构的制备方法包括在衬底上依次形成第一介质层、导电层和第二介质层,去除部分第二介质层,以形成多组使导电层暴露的第一沟槽。在第二介质层上形成第一掩膜图形,根据第一掩膜图形去除部分第二介质层,以在相邻第一沟槽之间的间隙中形成使导电层暴露的第二沟槽。在第一沟槽和第二沟槽内填充第三介质层,并湿法刻蚀去除第二介质层后去除部分导电层、部分第一介质层以及部分衬底,以形成多个用于形成位线接触结构的第三沟槽。本发明能够有效避免位线接触结构刻蚀工艺中阻挡层的沟槽的侧壁损伤,提高了位线结构的稳定性和信号传输性能。
主权项:1.一种半导体结构的制备方法,其特征在于,包括:提供衬底,所述衬底包括有源区和隔离区;在所述衬底上依次形成第一介质层、导电层和第二介质层;去除部分所述第二介质层,以形成多组第一沟槽,所述导电层暴露于所述第一沟槽内;在所述第二介质层上形成第一掩膜图形,并根据所述第一掩膜图形去除部分所述第二介质层,以在相邻所述第一沟槽之间的间隙中形成第二沟槽,所述导电层暴露于所述第二沟槽内;在所述第一沟槽和所述第二沟槽内填充第三介质层;采用湿法刻蚀去除所述第二介质层;去除部分所述导电层、部分所述第一介质层以及部分所述衬底,以形成多个第三沟槽,所述第三沟槽内用于形成位线接触结构。
全文数据:
权利要求:
百度查询: 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。