申请/专利权人：中国电子科技集团公司第十三研究所

申请日：2018-06-27

公开（公告）日：2024-06-21

公开（公告）号：CN108899277B

主分类号：H01L21/3205

分类号：H01L21/3205;H01L21/321;H01L29/872;H01L21/329

优先权：

专利状态码：有效-授权

法律状态：2024.06.21#授权;2018.12.21#实质审查的生效;2018.11.27#公开

摘要：本发明适用于半导体技术领域，提供了一种肖特基二极管的制备方法，包括：在衬底上表面生长重掺杂外延层；在重掺杂外延层上表面生长轻掺杂外延层；在轻掺杂外延层中制备凹槽，凹槽的深度小于轻掺杂外延层的厚度；在制备凹槽后的轻掺杂外延层上表面生长二次外延层，形成外延片，还包括去除外延片的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层；制备隔离阴极电极和阳极焊盘的隔离沟槽；在二次外延层上表面生长介质层；制备连接阳极电极和阳极焊盘的阳极空气桥。使用本发明提供的肖特基二极管的制备方法制备的肖特基二极管，能够提高肖特基二极管的反向击穿电压，且不会降低器件的高频性能。

主权项：1.一种肖特基二极管的制备方法，其特征在于，包括：在衬底上表面生长重掺杂外延层，所述重掺杂外延层的掺杂浓度范围为1018cm3至5×1018cm3；在所述重掺杂外延层上表面生长轻掺杂外延层，所述轻掺杂外延层的掺杂浓度范围为1015cm3至1018cm3；在所述轻掺杂外延层中制备凹槽，所述凹槽的深度小于所述轻掺杂外延层的厚度；在制备凹槽后的轻掺杂外延层上表面生长二次外延层，所述二次外延层的掺杂浓度范围为1016cm3至1018cm3，且所述二次外延层的掺杂浓度与所述轻掺杂外延层的掺杂浓度不同，所述二次外延层填充所述凹槽，且所述二次外延层的厚度大于所述凹槽的深度，形成外延片；还包括：去除所述外延片的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层，并在露出的重掺杂外延层的上表面分别制备阴极电极和阳极焊盘；制备隔离所述阴极电极和所述阳极焊盘的隔离沟槽；在所述二次外延层上表面生长介质层，露出阳极电极所在的区域的二次外延层，并在露出的二次外延层的上表面制备阳极电极；制备连接所述阳极电极和所述阳极焊盘的阳极空气桥。

全文数据：外延片的制备方法及肖特基二极管技术领域[0001]本发明属于半导体技术领域，尤其涉及一种外延片的制备方法及肖特基二极管。背景技术[0002]半导体肖特基二极管在现代电子工业有广泛的应用，其具有可靠性好、电路设计容易等优点，广泛应用于电力电子、微波射频等领域。半导体肖特基二极管一个重要技术指标是二极管反向击穿电压，二极管反向击穿电压限制了器件的性能及可靠性。为提高肖特基二极管的反向击穿电压，通常采用板场结构和P型环结构，但是，板场结构和P型环结构会降低器件的高频性能。发明内容[0003]有鉴于此，本发明实施例提供了一种外延片的制备方法及肖特基二极管，以解决现有技术中提高肖特基二极管的反向击穿电压的同时会降低器件的高频性能的问题。[0004]本发明实施例的第一方面提供了一种外延片的制备方法：[0005]在衬底上表面生长重掺杂外延层；[0006]在所述重掺杂外延层上表面生长轻掺杂外延层；[0007]在所述轻掺杂外延层中制备凹槽，所述凹槽的深度小于所述轻掺杂外延层的厚度；[0008]在制备凹槽后的轻掺杂外延层上表面生长二次外延层，所述二次外延层填充所述凹槽，且所述二次外延层的厚度大于所述凹槽的深度。[0009]可选的，还包括:将所述二次外延层进行平坦化处理。[0010]可选的，所述在所述轻掺杂外延层中制备凹槽，包括：[0011]在所述轻掺杂外延层上表面涂覆光刻胶，经曝光、显影处理后，露出凹槽所在区域的轻掺杂外延层；[0012]对所述轻掺杂外延层进行湿法腐蚀、干法腐蚀或刻蚀处理，去除凹槽所在区域的二次外延层；[0013]去除所述光刻胶。[0014]可选的，所述凹槽的深度大于所述轻掺杂外延层厚度的15，且小于所述轻掺杂外延层的45。[0015]可选的，所述凹槽的形状为矩形、圆形、椭圆形和三角锥形中的任意一种或多种。[0016]可选的，所述重掺杂外延层的掺杂浓度范围为l〇18cm3至5X1018cm3,所述轻掺杂夕卜延层的掺杂浓度范围为l〇15cm3至l〇18cm3,所述二次延层的掺杂浓度范围为l〇16cm3至1018cm3,且所述二次外延层的掺杂浓度与所述轻掺杂外延层的掺杂浓度不同。[0017]可选的，所述重掺杂外延层的厚度大于〇.5微米，所述轻掺杂外延层的厚度大于0.1微米，所述二次外延层的厚度小于所述轻掺杂外延层的厚度。[0018]本发明实施例的第二方面提供了一种外延片，所述外延片通过如本发明实施例第一方面所述的外延片的制备方法制备得到。[0019]本发明实施例的第三方面提供了一种肖特基二极管，所述肖特基二极管在如权本发明实施例第二方面所述的外延片上制备得到。[0020]本发明实施例的第四方面提供了一种肖特基二极管的制备方法，包括:本发明实施例第一方面所述的外延片的制备方法；[0021]还包括：[0022]去除所述外延片的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层，并在露出的重掺杂外延层的上表面分别制备阴极电极和阳极焊盘；[0023]制备隔离所述阴极电极和所述阳极焊盘的隔离沟槽；[0024]在所述二次外延层上表面生长介质层，露出阳极电极所在的区域的二次外延层，并在露出的二次外延层的上表面制备阳极电极；[0025]制备连接所述阳极电极和所述阳极焊盘的阳极空气桥。[0026]本发明实施例与现有技术相比存在的有益效果是:本发明实施例通过在衬底上表面生长重掺杂外延层，在重掺杂外延层上表面生长轻掺杂外延层，在轻掺杂外延层中制备凹槽，且凹槽的深度小于轻掺杂外延层的厚度，在制备凹槽后的轻掺杂外延层上表面生长二次外延层，二次外延层填充所述凹槽，且二次外延层的厚度大于凹槽的深度，在使用该外延片制备肖特基二极管时，由于轻掺杂外延层的表面为凹凸形状，在阳极电极加反向偏压时，阳极电极下面耗尽区边缘也会形成凹凸形状，使局部的电场相对集中，从而减小阳极电极中靠近阴极电极一侧的电场峰值，进而提高器件的击穿电压，且不会影响器件的频率特性。附图说明[0027]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。[0028]图1是本发明一实施例提供的外延片的制备方法的实现流程不意图；[0029]图2是本发明又一实施例提供的外延片的剖视图；[0030]图3是本发明再一实施例提供的肖特基二极管的制备方法的实现流程示意图；[0031]图4是本发明又一实施例提供的肖特基二极管的剖视图。具体实施方式[0032]以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。[0033]为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。[0034]本发明实施例所述的外延片用于制备肖特基二极管。[0035]实施例一[0036]请参考图1，外延片的制备方法包括：[0037]步骤S101，在衬底上表面生长重掺杂外延层。[0038]在本发明实施例中，如图1所示，衬底201为常见的半导体衬底，衬底201的材质包括但不限于GaN、GaAs和SiC。重掺杂外延层202为高掺杂浓度的半导体层，掺杂浓度范围为1018cm3至5Xl〇18cm3。通过分子束外延法MolecularBeamEpitaxy，MBE或金属有机化学气相沉积法Metal-organicChemicalVaporDeposition，MOCVD在衬底201上表面外延生长重掺杂外延层2〇2，MBE或M0CVD具有自填平现象，能够获得平坦的表面。重掺杂外延层2〇2的厚度大于0.5微米。重掺杂外延层2〇2的材质为制备肖特基二极管的常用半导体材料，包括但不限于GaN、GaAs和SiC。[0039]步骤S102,在所述重掺杂外延层上表面生长轻掺杂外延层。[0040]在本发明实施例中，如图2所示，轻掺杂外延层203为低掺杂浓度的半导体层，掺杂浓度范围为1015cm3至1018cm3,通过MBE或M0CVD在重掺杂外延层202上表面外延生长轻掺杂外延层203。轻掺杂外延层203的厚度大于0.1微米。轻掺杂外延层203的材质与重掺杂外延层202的材质相同。[0041]步骤S103,在所述轻掺杂外延层中制备凹槽，所述凹槽的深度小于所述轻掺杂外延层的厚度。[0042]在本发明实施例中，在轻掺杂外延层203中制备凹槽204。凹槽204的形状为矩形、圆形、椭圆形和三角锥形中的任意一种或多种。凹槽204的数量为多个，通过凹槽204在轻掺杂外延层中形成具有凹凸形状的表面。[0043]可选的，所述凹槽的深度大于所述轻掺杂外延层厚度的15,且小于所述轻掺杂外延层的45。[0044]可选的，步骤S103的实现方式为：在所述轻掺杂外延层上表面涂覆光刻胶，经曝光、显影处理后，露出凹槽所在区域的轻掺杂外延层；[0045]对所述轻掺杂外延层进行湿法腐蚀、干法腐蚀或刻蚀处理，去除所述凹槽所在区域的二次外延层；[0046]去除所述光刻胶。[0047]在本发明实施例中，通过光刻工艺在轻掺杂外延层中除凹槽所在区域以外区域的上表面涂覆光刻胶，露出需要制备凹槽的区域，再通过湿法腐蚀、干法腐蚀或光刻去除露出的二次外延层，制备出凹槽204,最后去除光刻胶。[0048]步骤S104,在制备凹槽后的轻掺杂外延层上表面生长二次外延层，所述二次外延层填充所述凹槽;且所述二次外延层的厚度大于所述凹槽的深度。[0049]在本发明实施例中，通过MBE或M0CVD在轻掺杂外延层203上表面外延生长二次外延层205。二次外延层205的掺杂浓度大于或小于轻掺杂外延层203的掺杂浓度，掺杂浓度范围为1016cm3至1018cm3。二次外延层205的厚度范围为小于轻掺杂外延层2〇3的厚度。在使用该外延片制备肖特基二极管时，在二次外延层205上表面制备阳极电极。[0050]可选的，还包括:将所述二次外延层进行平坦化处理。[0051]在本发明实施例中，通过机械研磨或化学机械抛光进行平坦化处理，得到具有平坦表面的二次外延层205。[0052]本发明实施例通过在衬底上表面生长重掺杂外延层，在重掺杂外延层上表面生长轻掺杂外延层，在轻掺杂外延层中制备凹槽，且凹槽的深度小于轻掺杂外延层的厚度，在制备凹槽后的轻掺杂外延层上表面生长二次外延层，二次外延层填充所述凹槽，且二次外延层的厚度大于凹槽的深度，在使用该外延片制备肖特基二极管时，由于轻掺杂外延层的表面为凹凸形状，在阳极电极加反向偏压时，阳极电极下面耗尽区边缘也会形成凹凸形状，使局部的电场相对集中，从而减小阳极电极中靠近阴极电极一侧的电场峰值，进而提高器件的击穿电压，且不会影响器件的频率特性。[0053]实施例二[0054]—种外延片，所述外延片通过如本发明实施例一所述的外延片的制备方法制备得至IJ，并具有本发明实施例一所具有的有益效果。[0055]实施例三[0056]一种肖特基二极管，所述肖特基二极管在如本发明实施例二所述的外延片上制备得到，并具有本发明实施例二所具有的有益效果。[0057]实施例四[0058]一种肖特基二极管的制备方法，包括:如本发明实施例一所述的外延片的制备方法；[0059]请参考图3,还包括：[0060]步骤S301，去除所述外延片的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层，并在露出的重掺杂外延层的上表面分别制备阴极电极和阳极焊盘。[0061]在本发明实施例中，如图4所示，在重掺杂外延层202上表面制备阴极电极206和阳极焊盘207，具体制备工艺为:首先，在二次外延层的上表面涂覆光刻胶，经曝光、显影处理后，去除阴极电极所在区域和阳极焊盘所在区域的光刻胶，通过刻蚀工艺刻蚀阴极电极所在区域和阳极焊盘所在区域的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层，然后在露出的重掺杂外延层上表面分别制备阴极电极206和阳极焊盘207,最后去除光刻胶。阴极电极206与重掺杂外延层202形成欧姆接触。[0062]步骤S302，制备隔离所述阴极电极和所述阳极焊盘的隔离沟槽。[0063]在本发明实施例中，如图4所示，腐蚀隔离沟槽所在区域的二次外延层、轻掺杂外延层和重掺杂外延层，制备隔离沟槽208。通过隔离沟槽208隔离阴极电极206和阳极焊盘207〇[0064]步骤S303,在所述二次外延层上表面生长介质层，露出阳极电极所在的区域的二次外延层，并在露出的二次外延层的上表面制备阳极电极。[0065]在本发明实施例中，如图4所示，介质层209的材质优选为二氧化硅。阳极电极附图未显示）的材质包括但不TiPtAu、、Al或Pt及其中任意两种以上的组合。[0066]步骤S304,制备连接所述阳极电极和所述阳极焊盘的阳极空气桥。[0067]在本发明实施例中，如图4所示，空气桥210的材质包括但不限于Au、A1和Cu，通过空气桥210将阳极电极和阳极焊盘206连接在一起。[0068]本发明实施例制备的肖特基二极管，由于阳极电极下表面的轻掺杂外延层的表面为凹凸形状，在阳极电极加反向偏压时，阳极电极下面耗尽区边缘也会形成凹凸形状，使局部的电场相对集中，从而减小阳极电极中靠近阴极电极一侧的电场峰值，进而提高器件的击穿电压，且不会影响器件的频率特性。[0069]应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。[0070]以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

权利要求：1.一种外延片的制备方法，其特征在于，包括：在衬底上表面生长重掺杂外延层；在所述重掺杂外延层上表面生长轻掺杂外延层；在所述轻掺杂外延层中制备凹槽，所述凹槽的深度小于所述轻掺杂外延层的厚度；在制备凹槽后的轻掺杂外延层上表面生长二次外延层，所述二次外延层填充所述凹槽，且所述二次外延层的厚度大于所述凹槽的深度。2.如权利要求1所述的外延片的制备方法，其特征在于，还包括:将所述二次外延层进行平坦化处理。3.如权利要求1所述的外延片的制备方法，其特征在于，所述在所述轻掺杂外延层中制备凹槽，包括：在所述轻掺杂外延层上表面涂覆光刻胶，经曝光、显影处理后，露出凹槽所在区域的轻惨杂外延层；对所述轻掺杂外延层进行湿法腐蚀、干法腐蚀或刻蚀处理，去除凹槽所在区域的二次外延层；去除所述光刻胶。4.如权利要求1所述的外延片的制备方法，其特征在于，所述凹槽的深度大于所述轻掺杂外延层厚度的15,且小于所述轻掺杂外延层的45。5.如权利要求1所述的外延片的制备方法，其特征在于，所述凹槽的形状为矩形、圆形、椭圆形和三角锥形中的任意一种或多种。6.如权利要求1所述的外延片的制备方法，其特征在于，所述重掺杂外延层的掺杂浓度范围为l〇18cm3至5X1018cm3,所述轻掺杂外延层的掺杂浓度范围为l〇15cm3至1018cm3,所述二次延层的掺杂浓度范围为l〇16cm3至1018cm3,且所述二次外延层的掺杂浓度与所述轻掺杂外延层的掺杂浓度不同。7.如权利要求1所述的外延片的制备方法，其特征在于，所述重掺杂外延层的厚度大于0.5微米，所述轻掺杂外延层的厚度大于0.1微米，所述二次外延层的厚度小于所述轻掺杂外延层的厚度。8.—种外延片，其特征在于，所述外延片通过如权利要求1至7任一项所述的外延片的制备方法制备得到。9.一种肖特基二极管，其特征在于，所述肖特基二极管在如权利要求8所述的外延片上制备得到。10.—种肖特基二极管的制备方法，其特征在于，包括:如权利要求1至7任一项所述的外延片的制备方法；还包括：去除所述外延片的二次外延层和轻掺杂外延层，露出阴极电极所在区域的重掺杂外延层和阳极焊盘所在区域的重掺杂外延层，并在露出的重掺杂外延层的上表面分别制备阴极电极和阳极焊盘；制备隔离所述阴极电极和所述阳极焊盘的隔离沟槽；在所述二次外延层上表面生长介质层，露出阳极电极所在的区域的二次外延层，并在露出的二次外延层的上表面制备阳极电极；制备连接所述阳极电极和所述阳极焊盘的阳极空气桥。

百度查询： 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD