买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：三星电子株式会社

摘要：本公开提供了插入基底和半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并具有从面向下半导体芯片的下表面凹陷的凹部，其中，插入基底包括在与下半导体芯片叠置的区域中设置为与凹部相邻的虚设布线层，并且不向虚设布线层施加电信号。

主权项：1.一种半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并包括芯绝缘层、设置在芯绝缘层上的布线层以及均设置在芯绝缘层的下表面上的虚设布线层和下绝缘层，下绝缘层覆盖虚设布线层的下表面的至少边缘部分并具有从面向下半导体芯片的下表面凹陷的凹部，其中，虚设布线层在制造工艺期间先于下绝缘层形成并在与布线层和下半导体芯片叠置的区域中设置在芯绝缘层与凹部之间，其中，虚设布线层具有单个图案并且在俯视图中具有大于凹部的面积的面积，并且其中，虚设布线层为电浮置。

全文数据：插入基底和半导体封装件本申请要求于2017年12月27日在韩国知识产权局提交的第10-2017-0180989号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。技术领域本公开涉及插入基底以及包括该插入基底的半导体封装件。背景技术随着电子工业的发展，对多功能、高速度和紧凑型电子组件的需求正在增加。根据这种趋势，已经开发了以堆叠方式将多个半导体芯片安装在单个封装基底上或者将封装件堆叠在封装件上的方法。具体地，已经进行了各种尝试来改善在封装件上堆叠封装件的叠层封装PoP装置的可靠性。发明内容本公开的一方面是提供具有增强的可靠性的插入基底和包括该插入基底的半导体封装件。根据一些实施例，本公开涉及一种半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并具有从面向下半导体芯片的下表面凹陷的凹部，其中，插入基底包括在与下半导体芯片叠置的区域中设置为与凹部相邻的虚设布线层，其中，虚设布线层为电浮置。根据一些实施例，本公开涉及一种半导体封装件，所述半导体封装件包括：基底；半导体芯片，安装在基底上；插入基底，设置在半导体芯片上并电连接到基底；以及连接端子，连接基底和插入基底，其中，插入基底包括：芯绝缘层，具有嵌入布线层；下绝缘层，设置在芯绝缘层下方，并具有从面向半导体芯片的下表面凹陷的凹部；虚设布线层，在凹部上方设置在嵌入布线层与半导体芯片之间，虚设布线层为电浮置；以及互连布线层，在凹部的外围上，设置在下绝缘层的下表面上并连接到连接端子。根据一些实施例，本公开涉及一种插入基底，所述插入基底包括：芯绝缘层，具有嵌入布线层；下绝缘层，设置在芯绝缘层下方，并在下表面的中心处具有从下表面凹陷的凹部；以及虚设布线层，在凹部上方设置在芯绝缘层的下表面上，其中，虚设布线层为电浮置。附图说明通过下面结合附图的详细描述，以上和其它方面、特征和优势将被更清楚地理解，在附图中：图1是根据示例实施例的插入基底的示意性剖视图；图2是根据示例实施例的半导体封装件的示意性剖视图；图3是沿着图2的半导体封装件的线I-I’的示意性平面图；图4A和图4B是根据示例实施例的半导体封装件的示意性局部剖视图；图5A和图5B是根据示例实施例的半导体封装件的示意性局部剖视图；图6和图7是根据示例实施例的半导体封装件的示意性剖视图；图8A至图8C是示出根据示例实施例的半导体封装件的构造的示意性平面图；图9和图10是根据示例实施例的插入基底的示意性剖视图；图11A至图11E是示意性地示出根据示例实施例的制造插入基底的方法的主要工艺的视图；图12A至图12C是示意性地示出根据示例实施例的制造插入基底的方法的主要工艺的视图；图13A和图13B是示意性地示出根据示例实施例的制造半导体封装件的方法的主要工艺的视图；图14至图16是根据示例实施例的半导体封装件的示意性剖视图；图17是根据示例实施例的包括半导体封装件的封装模块的示意图；以及图18是根据示例实施例的包括半导体封装件的电子装置的示意性框图。具体实施方式在下文中，将参照附图来描述示例实施例。图1是根据示例实施例的插入基底的示意性剖视图。参照图1，插入基底100可以具有位于中心中并形成有凹陷区RC的第一区R1和围绕第一区R1的第二区R2。第一区R1可以是在其下部中形成有凹陷区RC与下封装件的至少一个半导体芯片对应的凹陷的区域，相对于第一区R1向下地突出的第二区R2可以是直接连接到下封装件未示出的区域。插入基底100可以包括芯绝缘层110、布线层130、设置在芯绝缘层110的下表面上的下绝缘层120以及设置在芯绝缘层110的下表面上的虚设布线层140。插入基底100还可以包括设置在凹陷区RC周围例如，在第二区R2中的互连布线层150、设置在互连布线层150的下表面上的连接端子180以及设置在最外侧的位置中的第一钝化层162和第二钝化层164。例如，互连布线层150可以设置在凹陷区RC的外围上，围绕凹陷区RC的外周的所有边延伸。第二钝化层164可以覆盖互连布线层150和连接端子180的更靠近互连布线层150的下区。芯绝缘层110可以包括竖直地堆叠的第一芯绝缘层112和第二芯绝缘层114。布线层130可以分别设置在第一芯绝缘层112和第二芯绝缘层114的上表面和或下表面上。在示例实施例中，可以改变构成芯绝缘层110的绝缘层的数量和构成布线层130的导电层的数量。芯绝缘层110可以包括诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂。芯绝缘层110可以是但不限于光敏绝缘层。芯绝缘层110还可以包括无机填料。例如，芯绝缘层110可以由浸渍有诸如玻璃纤维玻璃布或玻璃织物的芯材料的树脂与无机填料例如，预浸材料、ABFAjinomotobuild-upfilm、FR-4或双马来酰亚胺三嗪BT一起形成。布线层130可以设置在第一芯绝缘层112和第二芯绝缘层114中的每个的一个表面上，并且可以包括第一布线层132和第二布线层134。布线层130可以用于再分配安装在插入基底100上的半导体芯片的垫。布线层130可以由导电材料形成，并且可以包括铜Cu、铝Al、银Ag、锡Sn、金Au、镍Ni、铅Pb、钛Ti或它们的合金。在图1中，示意性地示出了第一布线层132和第二布线层134，但是第一布线层132和第二布线层134可以包括穿透第一芯绝缘层112和第二芯绝缘层114的孔。第一布线层132可以设置为嵌入在芯绝缘层110中的嵌入布线层，第二布线层134可以设置在芯绝缘层110的上表面上。例如，第一布线层132可以形成在第一芯绝缘层112的上表面上，第二布线层134可以形成在第二芯绝缘层114的上表面上。然而，在示例实施例中可以改变布线层130的设计。下绝缘层120可以设置在芯绝缘层110下方并且可以具有从其下表面凹陷的凹陷区RC。例如，凹陷区RC可以形成在下绝缘层120中，并且可以被下绝缘层120围绕。因此，下绝缘层120可以在第一区R1和第二区R2中具有在竖直方向上不同的厚度。如图1中所示，下绝缘层120的限定凹陷区RC的内侧表面可以是弯曲的，但是实施例不限于此。例如，下绝缘层120的限定凹陷区RC的内侧表面可以是线性的并且完全地在竖直方向上例如，不具有水平分量延伸或者在对角线方向上例如，具有竖直分量和水平分量两者延伸。当下绝缘层120的内侧表面弯曲时，凹陷区RC可以具有向下宽度增加的形状。例如，凹陷区RC的宽度可以朝向凹陷区RC的底表面越靠近芯绝缘层110越小。在示例实施例中可以根据安装插入基底100的形式而改变凹陷区RC的深度和宽度。下绝缘层120可以包括诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂。下绝缘层120可以由与芯绝缘层110中的至少一层的材料相同的材料形成，或者可以由不同的材料形成。例如，芯绝缘层110可以包括预浸材料并且下绝缘层120可以由树脂和没有玻璃纤维的无机填料形成。在这种情况下，可以更容易地执行在下绝缘层120中形成凹陷区RC的工艺。虚设布线层140可以设置在芯绝缘层110的下表面上并且可以设置在下绝缘层120内。例如，虚设布线层140的上表面可以设置在芯绝缘层110的下表面上，下绝缘层120可以覆盖虚设布线层140的下表面和侧表面。如这里所使用的，术语“虚设”用于表示与其它组件具有相同或相似结构和形状但不具有实质功能且在装置中仅作为图案存在的组件。因此，虚设布线层140可以是不电连接到包括布线层130的布线结构并且在插入基底100中仅作为图案存在而不接收电信号的层。虚设布线层140可以用于在制造工艺期间形成凹陷区RC的工艺中保护在其上方的布线层130并且也可以用于防止插入基底100的翘曲。虚设布线层140的下表面可以被下绝缘层120覆盖。虚设布线层140可以包括金属并可以由与布线层130的材料相同的材料形成，但是不限于此。虚设布线层140可以包括被形成为虚设布线层140的图案化的元件并且均电浮置即，不连接到电压源或逻辑电路以向其提供电信号的一条或更多条虚设布线。虚设布线层140可以从形成这样的普通布线层例如，互连布线层150的相同导电层图案化。例如，虚设布线层140可以与普通布线层使用同样的工艺同时形成，所述工艺为沉积和图案化形成普通布线层的导电层。互连布线层150可以设置在下绝缘层120的围绕凹陷区RC的下表面上。互连布线层150可以仅设置在下绝缘层120的位于第二区R2中的突出下表面上。互连布线层150可以是其上设置有连接端子180的垫pad，或称为“焊盘”，或者可以是多个图案的再分布层。互连布线层150可以包括通过下绝缘层120和第一芯绝缘层112连接到第一布线层132的孔150v。孔150v可以具有锥形形状、圆柱形状等。互连布线层150可以包括金属并可以由与布线层130的材料相同的材料形成，但是不限于此。连接端子180可以设置在互连布线层150的暴露于下侧的下表面上。连接端子180可以包括铜柱和或焊料。第一钝化层162和第二钝化层164可以分别设置在芯绝缘层110的上表面和下绝缘层120的下表面上。第一钝化层162和第二钝化层164可以分别设置为使第二布线层134的一部分和设置在互连布线层150上的连接端子180的一部分暴露。第一钝化层162和第二钝化层164可以由氧化物或氮化物形成，或者可以由树脂形成。例如，第一钝化层162和第二钝化层164可以由光致抗蚀剂材料或附树脂铜箔RCC形成。图2是根据示例实施例的半导体封装件的示意性剖视图。图3是沿着线I-I’截取的图2的半导体封装件的示意性平面图。参照图2，半导体封装件1000包括第一半导体封装件200、第二半导体封装件300和插入基底100。半导体封装件1000可以是第二半导体封装件300堆叠在第一半导体封装件200上的叠层封装POP型封装件。第一半导体封装件200可以包括第一基底210、下半导体芯片220、第一连接部230、第一密封剂240和第一端子部280。第二半导体封装件300可以包括第二基底310、上半导体芯片320、第二连接部330、第二密封剂340和第二端子部380。第一基底210和第二基底310可以分别包括主体部211和311、在主体部211和311的上表面处暴露的上垫212和312以及在主体部211和311的下表面处暴露的下垫214和314。第一基底210和第二基底310可以包括例如硅Si、玻璃、陶瓷或者塑料。第一基底210和第二基底310可以是单层或者可以具有其中包括布线图案的多层结构。下半导体芯片220和上半导体芯片320可以包括逻辑半导体芯片和或存储器半导体芯片。逻辑半导体芯片可以是微处理器，例如，中央处理单元CPU、控制器或专用集成电路ASIC。存储器半导体芯片可以是诸如动态随机存取存储器DRAM或静态随机存取存储器SRAM的易失性存储器，或者可以是诸如闪存的非易失性存储器。例如，下半导体芯片220可以是应用处理器AP芯片，上半导体芯片320可以是存储器芯片。下半导体芯片220和上半导体芯片320可以包括多个半导体芯片。在本示例实施例中，下半导体芯片220的下表面可以是有效表面，并且上半导体芯片320的上表面可以是有效表面，但是在示例实施例中可以改变有效表面的布置位置。因此，上半导体芯片320也可以被安装为倒装芯片型。第一连接部230和第二连接部330可以分别将下半导体芯片220和上半导体芯片320电连接到第一基底210的上垫212和第二基底310的上垫312。第一连接部230可以处于焊料球的形式，第二连接部330可以包括引线。然而，第一连接部230和第二连接部330的具体类型不限于此并且可以包括各种类型的信号传输介质。粘合剂层325可以用于将上半导体芯片320粘附到第二基底310。第一密封剂240和第二密封剂340可以分别设置为覆盖下半导体芯片220和上半导体芯片320以用于保护下半导体芯片220和上半导体芯片320。第一密封剂240和第二密封剂340可以由例如硅树脂类材料、热固性材料、热塑性材料、紫外UV处理材料等形成。第一密封剂240和第二密封剂340可以由诸如树脂的聚合物形成，例如，环氧模塑料EMC。第一密封剂240可以设置为使得下半导体芯片220的上表面被暴露，从而降低第一半导体封装200的总高度。例如，第一密封剂240可以不覆盖下半导体芯片220的上表面。第一端子部280和第二端子部380可以分别设置在第一基底210的下表面和第二基底310的下表面上。第一端子部280可以将半导体封装件1000连接到电子装置的其上安装有半导体封装件1000的主板等。第二端子部380可以将第二半导体封装件300连接到插入基底100，使得第一半导体封装件200和第二半导体封装件300彼此电连接。例如，第一半导体封装件200和第二半导体封装300可以通过插入基底100彼此电连接。第一端子部280和第二端子部380可以包括诸如焊料、锡Sn、银Ag、铜Cu和铝Al的导电材料中的至少一种。第一端子部280和第二端子部380可以具有不同的尺寸并且可以在诸如焊盘land、球和引脚的形状上变化。如这里所使用的，描述为被“电连接”的物件item被构造为使得电信号可以从一个物件传递到另一物件。因此，物理地连接到无源电绝缘组件例如，印刷电路板的预浸材料层、连接两个器件的电绝缘粘合剂、电绝缘底部填充层或成型层等的无源导电组件例如，布线、垫、内部电线等不电连接到该组件。此外，彼此“直接电连接”的物件通过一个或更多个无源元件诸如以布线、垫、内部电线、通孔等为例电连接。如此，直接电连接的组件不包括通过有源元件诸如晶体管或二极管电连接的组件。以上参照图1描述的细节可以应用到插入基底100。插入基底100可以设置在第一半导体封装件200上，第二半导体封装件300可以安装在插入基底100上。第一半导体封装件200和插入基底100可以通过竖直连接部480连接，并且其间的空间可以填充有竖直密封剂440。由于第二端子部380和第二布线层134连接，所以插入基底100和第二半导体封装件300可以彼此电连接。竖直连接部480可以使插入基底100的互连布线层150和第一基底210的上垫212电连接。由于图1的插入基底100的连接端子180连接到第一半导体封装件200的连接端子，所以可以形成竖直连接部480。在示例实施例中可以改变设置在下半导体芯片220的一侧上的竖直连接部480的数量和布置。与第一端子部280和第二端子部380相似，竖直连接部480可以包括例如焊料、锡Sn、银Ag、铜Cu和铝Al中的至少一种的导电材料。竖直密封剂440可以密封第一半导体封装件200与插入基底100之间的空间。与第一密封剂240和第二密封剂340相似，竖直密封剂440可以由硅树脂类材料、热固性材料、热塑性材料、UV处理材料等形成。然而，根据示例实施例，可以省略竖直密封剂440，在这种情况下，第一半导体封装件200与插入基底100之间的空间可以填充有空气。第一半导体封装件200的下半导体芯片220的至少一部分可以插入到插入基底100的凹陷区RC中。因此，插入基底100的下绝缘层120可以设置为覆盖下半导体芯片220的上表面和侧表面的至少一部分。以这种方式，由于插入基底100具有凹陷区RC，因此，尽管在其下方设置了相对厚的半导体芯片，但是半导体封装件1000的总厚度不会增大，竖直连接部480可以以细节距布置。当半导体芯片相对厚时，可以减小半导体封装件1000的热阻。根据实验的结果，与由于半导体封装件不包括凹陷区RC所以总厚度相同但下半导体芯片220的厚度更薄的对比示例相比，根据示例实施例的半导体封装件1000的热阻减少了大约11％。在凹陷区RC的上部中，可以根据示例实施例改变下绝缘层120的位于虚设布线层140的下表面上的厚度T1。当虚设布线层140覆盖有下绝缘层120时，可以保护虚设布线层140免受外部冲击，并且可以改善竖直密封剂440与插入基底100之间的粘附力。插入基底100的虚设布线层140可以设置在布线层130与下半导体芯片220之间。如图3中所示，当在俯视图中观看时，虚设布线层140可以与设置有下半导体芯片220的区域叠置，并且可以布置为比下半导体芯片220大的单个图案。虚设布线层140可以设置为大于凹陷区RC，同时包括凹陷区RC的上部。例如，当在俯视图中观看时，虚设布线层140的面积可以大于凹陷区RC的面积。虚设布线层140可以从下半导体芯片220延伸第一长度L1，并且可以在一侧上从凹陷区RC延伸小于第一长度L1的第二长度L2。因此，虚设布线层140可以在形成凹陷区RC时保护布线层130。虚设布线层140也可以用于消散由下半导体芯片220产生的热量。图4A和图4B是根据示例实施例的半导体封装件的示意性局部剖视图。具体地，图4A和图4B是与图2的区域‘A’对应的区域的放大图。参照图4A，与图2的示例实施例不同，该示例实施例的半导体封装件可以具有虚设布线层140的一部分被下绝缘层120暴露的结构。虚设布线层140的下表面140B可以暴露于凹陷区RC，以与竖直密封剂440接触。可以根据制造工艺的工艺条件形成这种结构，以形成凹陷区RC。在这种情况下，由于虚设布线层140的与下半导体芯片220相邻设置的下表面140B暴露于下半导体芯片220的上表面，所以可以进一步改善半导体封装件的散热功能。如这里所使用的，除非上下文另有表明，否则术语“接触”表示连接接触即，触碰。参照图4B，与图2的示例实施例不同，该示例实施例的半导体封装件还可以包括外围布线层145，该外围布线层145在第一芯绝缘层112的下表面上与虚设布线层140设置在同一竖直高度上。外围布线层145可以在凹陷区RC附近被图案化以执行再分布功能。外围布线层145可以在竖直方向上具有与虚设布线层140的厚度相同的厚度。外围布线层145可以通过孔150v连接到互连布线层150，并且可以电连接到位于第一芯绝缘层112上的布线层130。由于在凹陷区RC附近还布置外围布线层145，所以可以进一步改善插入基底100的再分布功能。图5A和图5B是根据示例实施例的半导体封装件的示意性局部剖视图。具体地，图5A和图5B是与图2的区域‘A’对应的区域的放大图。参照图5A，在半导体封装件中，与图2的示例实施例不同，第一密封剂240a可以在下半导体芯片220的侧表面上具有倾斜的侧表面。该结构可以由形成第一密封剂240a的材料和工艺得到。例如，第一密封剂240a可以由诸如环氧树脂的底部填充树脂形成。在示例实施例中可以改变第一密封剂240a的上端的位置和倾斜度例如，第一密封剂240a的侧表面相对于下半导体芯片220的侧表面的角度。例如，在示例实施例中，第一密封剂240a的上端可以位于下半导体芯片220的侧表面的中间部分处。参照图5B，在半导体封装件中，与图2的示例实施例不同，第一密封剂240b可以被限制地设置在下半导体芯片220的下表面上。该结构可以由形成第一密封剂240b的材料和工艺来得到。例如，第一密封剂240b可以由粘合剂膜形成。在示例实施例中可以改变第一密封剂240b的侧表面的位置和形状。例如，在示例实施例中，第一密封剂240b的侧表面可以具有从下半导体芯片220的侧表面突出的形状。作为另一示例，第一密封剂240b的侧表面可以与下半导体芯片220的侧表面对齐。图6和图7是根据示例实施例的半导体封装件的示意性剖视图。参照图6，在半导体封装件1000a中，与图2的示例实施例不同，插入基底100a的虚设布线层140a可以被图案化并且被设置为与下半导体芯片220接触。虚设布线层140a可以在芯绝缘层110的下表面上由彼此间隔开的多个图案形成。在下文中，将参照图8A至图8C更详细地描述虚设布线层140a的图案化形式。虚设布线层140a可以具有虚设布线层140a的至少一部分被下绝缘层120暴露的结构。例如，虚设布线层140a的至少一部分未被下绝缘层120覆盖。此外，与图4A中的示例实施例不同，虚设布线层140a可以与下半导体芯片220的上表面接触，但是不限于此。当虚设布线层140a与下半导体芯片220直接接触时，可以通过虚设布线层140a保持插入基底100a与第一半导体封装件200之间的间隙，因此，形成竖直密封剂440的材料的流动可以变得流畅以促进竖直密封剂440的形成。此外，可以进一步促进由下半导体芯片220产生的热量的散热。参照图7，与图2的示例实施例不同，半导体封装件1000b可以包括还包含突出部170的插入基底100b。突出部170可以设置在下绝缘层120的下表面上，并且可以具有图案化形式。在下文中，将参照图8A至图8C更详细地描述突出部170的图案化形式。与图6的虚设布线层140a的图案化形式相似，突出部170可以布置为与下半导体芯片220接触。因此，可以保持插入基底100b与第一半导体封装件200之间的间隙并且可以促进竖直密封剂440的形成。另外，在突出部170由金属形成的情况下，可以进一步确保半导体封装件1000b的散热。突出部170可以由金属或绝缘材料形成，例如，铜Cu或环氧树脂。突出部170可以与虚设布线层140间隔开，并且下绝缘层120可以置于其间。然而，在示例实施例中，可以改变下绝缘层120的其中下绝缘层120插入在突出部170与虚设布线层140之间的区域中的厚度T2。例如，在一些实施例中，厚度T2可以是零，在这种情况下，突出部170可以设置在虚设布线层140的下表面上。图8A至图8C是示出根据示例实施例的半导体封装件的构造的示意性平面图。具体地，图8A至图8C示出了作为示例的图6的虚设布线层140a和图7的突出部170的图案化形式。参照图8A至图8C，图6的虚设布线层140a和图7的突出部170可以以各种图案P、Pa和Pb布置在凹陷区RC的上部处。如图8A中所示，虚设布线层140a和突出部170可以具有处于网格形式的图案P。可选择地，如图8B中所示，虚设布线层140a和突出部170可以具有在一个方向上延伸的重复的线图案Pa。可选择地，如图8C中所示，虚设布线层140a和突出部170可以具有彼此间隔开的重复的矩形或圆形图案Pb。以这种方式，虚设布线层140a和突出部170可以被图案化并以各种形式布置。可以考虑虚设布线层140a和突出部170的材料、插入基底100a和100b与第一半导体封装件200之间的空间、竖直密封剂440的材料性质、半导体封装件1000a和1000b的散热特性等来确定图案P、Pa和Pb的形式或形状。图9和图10是根据示例实施例的插入基底的示意性剖视图。参照图9，在插入基底100c中，与图1的示例实施例相比，构成芯绝缘层110a的第一芯绝缘层112a、第二芯绝缘层114a和第三绝缘层116的数量是不同的，构成布线层130a的第一布线层132a、第二布线层134和第三布线层136的数量及其布置可以是不同。插入基底100c可以通过在第一芯绝缘层112a的上表面和下表面上形成第一布线层132a和第三布线层136并随后在第一芯绝缘层112a上形成第二芯绝缘层114a和第三芯绝缘层116以分别覆盖第一布线层132a和第三布线层136来制造。此后，第二布线层134和虚设布线层140可以分别形成在第二芯绝缘层114a的上表面上和第三芯绝缘层116的下表面上。即，插入基底100c可以具有以芯形式制造的结构。因此，第一芯绝缘层112a可以具有第一布线层132a和第三布线层136设置在第一芯绝缘层112a的上表面和下表面上且没有布线层130嵌入其中的结构。在示例实施例中，可以改变基于第一芯绝缘层112a竖直地堆叠的芯绝缘层110a和布线层130a的数量。参照图10，与图1的示例实施例相比，插入基底100d可以具有不同布置的构成布线层130b的第一布线层132b。插入基底100d可以通过在单独的芯构件上按照此次序顺序地堆叠第一布线层132b、第一芯绝缘层112、第二布线层134和第二芯绝缘层114并随后去除芯构件来制造。例如，插入基底100d可以具有嵌入式线路基底ETS的结构。因此，第一布线层132b可以设置为从第一芯绝缘层112的上表面凹陷。例如，第一布线层132b的至少一部分可以暴露在第一芯绝缘层112的上表面中，第一布线层132b的上表面可以位于比第一芯绝缘层112的上表面的竖直高度低的竖直高度上。图11A至图11E是示意性地示出根据示例实施例的制造插入基底的方法的主要工艺的视图。在图11A至图11E中，示出了制造图1的插入基底100的方法。参照图11A，可以堆叠芯绝缘层110和布线层130。可以在单独的芯构件未示出上顺序地堆叠第一芯绝缘层112、第一布线层132、第二芯绝缘层114和第二布线层134。虽然未示出，但是布线层130可以包括穿过芯绝缘层110的孔。在该阶段中，可以在形成芯绝缘层110和布线层130之后去除芯构件。例如，可以通过使用层压机将绝缘树脂压缩成未固化膜的形式并使绝缘树脂固化来形成芯绝缘层110。或者，可以通过涂敷用于形成堆积层的绝缘材料并随后使绝缘材料固化的方法形成芯绝缘层110。可以使用干膜图案或诸如化学气相沉积CVD、物理气相沉积PVD、减成法、使用化学镀铜或电解镀铜的添加剂法、半添加剂工艺SAP、改进的半添加工艺MSAP等方法来形成布线层130。可以通过使用机械钻孔和或激光钻孔来形成通孔并使用导电材料填充通孔来形成孔。参照图11B，可以在芯绝缘层110的下表面上形成虚设布线层140和下绝缘层120。可以通过与上述布线层130和芯绝缘层的方法相似的方法来形成虚设布线层140和下绝缘层120。在该阶段中，可以将单独的支撑构件未示出粘附到第二布线层134的上表面，并且可以形成虚设布线层140和下绝缘层120。虚设布线层140可以在第一芯绝缘层112的底表面上共形地形成，并且可以在竖直方向上具有均匀的厚度。在示例实施例中，下绝缘层120可以由与第一芯绝缘层112的材料相同的材料形成，并且可以由与第二芯绝缘层114的材料不同的材料形成，但是实施例不限于此。例如，下绝缘层120可以仅由树脂和没有玻璃纤维的无机填料形成。参照图11C，可以从下绝缘层120的下表面去除下绝缘层120的一部分以形成凹陷区RC。在使用掩膜层仅暴露其中将要形成凹陷区RC的区域之后，可以通过例如蚀刻工艺形成凹陷区RC。蚀刻工艺可以是例如化学蚀刻工艺。在蚀刻期间，虚设布线层140可以保护上布线层130免受蚀刻剂的影响。另外，即使在下绝缘层120从虚设布线层140的下部被完全去除的情况见例如图4A下，由于虚设布线层140，芯绝缘层110也不会被损坏。参照图11D，可以在下绝缘层120的下表面上形成互连布线层150。可以通过在下绝缘层120的整个下表面上形成镀层并随后使镀层图案化来形成互连布线层150。互连布线层150可以包括孔150v，这里，可以通过形成延伸到第一布线层132的通孔并随后使用导电材料填充该通孔来形成孔150v。可以通过这样的方法来制造图6的半导体封装件1000a的插入基底100a：在上面参照图11C描述的阶段中暴露虚设布线层140a，使用掩模层覆盖形成有互连布线层150的区域，仅使凹陷区RC保持敞开，随后在该阶段中使虚设布线层140a图案化。可以通过这样的方法来制造图7的半导体封装件1000b的插入基底100b：使用掩模层覆盖形成有互连布线层150的区域，仅使凹陷区RC保持敞开，随后在该阶段中在下绝缘层120上形成突出部170。参照图11E，可以分别在芯绝缘层110的上表面和下绝缘层120的下表面上形成第一钝化层162和第二钝化层164。如果已经将单独的支撑构件粘附到第二布线层134的上表面，则可以在去除支撑构件之后形成第一钝化层162和第二钝化层164。可以形成第一钝化层162和第二钝化层164，使得暴露第二布线层134和互连布线层150的一部分。此后，如图1中所示，可以在互连布线层150的暴露的下表面上形成连接端子180，因此，制造了插入基底100。图12A至图12C是示意性地示出根据示例实施例的制造插入基底的方法的主要工艺的视图。在图12A至图12C中，示出了制造图1的插入基底100的另一种方法。参照图12A，首先，可以以相同的方式来执行上面参照图11A和图11B描述的工艺，以形成包括芯绝缘层110、下绝缘层120、布线层130以及虚设布线层140的多层结构。接下来，可以在下绝缘层120的下表面上形成互连布线层150。互连布线层150可以包括孔150v，并且孔150v可以通过形成延伸到第一布线层132的通孔并随后使用导电材料填充通孔来形成。参照图12B，可以分别在芯绝缘层110的上表面和下绝缘层120的下表面上形成第一钝化层162和第二钝化层164。在已经将单独的支撑构件粘附到第二布线层134的上表面的情况下，可以在去除支撑构件之后形成第一钝化层162和第二钝化层164。根据示例实施例，可以在该阶段中形成第一钝化层162和第二钝化层164而不使第一钝化层162和第二钝化层164图案化，或者可以在下文参照图12C描述的工艺之后形成第一钝化层162和第二钝化层164。参照图12C，可以从下表面去除下绝缘层120的一部分和第二钝化层164的一部分以形成凹陷区RC。可以在使用掩模层仅暴露将要形成凹陷区RC的区域的状态下，通过喷砂工艺形成凹陷区RC。在这种情况下，凹陷区RC的侧表面可以形成为比通过上述蚀刻形成的情况更倾斜，但是实施例不限于此。在喷砂期间，虚设布线层140可以保护布线层130。另外，即使当下绝缘层120从虚设布线层140的下部被完全去除时，由于虚设布线层140，芯绝缘层110也不会被损坏。此后，如图1中所示，可以在互连布线层150的暴露的下表面上形成连接端子180，因此，制造了插入基底100。图13A和图13B是示意性地示出根据示例实施例的制造半导体封装件的方法中的主要工艺的视图。参照图13A，可以在第一半导体封装件200上堆叠插入基底100。可以通过将下半导体芯片220安装在第一基底210上来制备第一半导体封装件200。可以通过上面参照图11A至图12C描述的方法来制备插入基底100。第一半导体封装件200和插入基底100可以通过使第一半导体封装件200的连接端子290与插入基底100的连接端子180连接而彼此键合。第一半导体封装件200的连接端子290和插入基底100的连接端子180可以键合以形成图2的竖直连接部480。下半导体芯片220的至少一部分可以插入到插入基底100的凹陷区RC中并且可以通过例如键合工艺结合到其上。在键合之后，可以形成图2的竖直密封剂440，从而填充第一半导体封装件200与插入基底100之间的间隙。参照图13B，可以在包括第一半导体封装件200和插入基底100的多层结构上堆叠第二半导体封装件300。第二半导体封装件300可以安装在插入基底100上并且通过第二端子部380连接。第二端子部380可以键合到插入基底100的第二布线层134。图14至图16是根据示例实施例的半导体封装件的示意性剖视图。参照图14，与图2的半导体封装件1000不同，半导体封装件1000c还可以包括设置在第一半导体封装件200a中的下半导体芯片220的上表面上的散热层250。散热层250可以由具有高导热率的材料形成。散热层250可以是金属和石墨中的至少一种。在散热层250由石墨形成的情况下，由于石墨在水平方向上具有高导热率，因此下半导体芯片220中的特定区域产生的热量可以快速地扩散并水平地消散，从而减少热量。在示例实施例中，可以改变散热层250的形状和布置位置。在图14的示例中，当在平面图中观看时，散热层250具有与下半导体芯片220的形状相同的形状，散热层250完全地覆盖下半导体芯片220的顶表面。尽管散热层250设置在下半导体芯片220上，但是由于插入基底100包括凹陷区RC，所以可以防止半导体封装件1000c的总厚度的增大。参照图15，半导体封装件1000d与图2的示例实施例的不同之处在于第一基底210a具有空腔区CT，第二半导体封装件300a的上半导体芯片320a可以以倒装芯片的形式安装在第二基底310上。第一基底210a可以具有空腔区CT，所述空腔区CT形成为将安装有下半导体芯片220的区域从其上表面凹陷。因此，下半导体芯片220的侧表面可以被第一基底210a的空腔区CT的一部分和插入基底100的凹陷区RC的一部分竖直地围绕。因此，可以进一步减少半导体封装件1000d的总厚度。在第二半导体封装件300a中，上半导体芯片320a可以通过第二连接部330a连接到第二基底310的上垫312。第二连接部330a可以是焊料球或凸块并且可以连接上半导体芯片320a的基底垫328和第二基底310的上垫312。第一基底210a和或第二半导体封装件300a的结构也可以应用到其它示例实施例的半导体封装件1000a、1000b、1000c和1000e。参照图16，与图2的示例实施例不同，半导体封装件1000e可以具有第二半导体封装件300b使用插入基底100作为基底的结构。即，上半导体芯片320a，而不是封装件，可以直接安装在插入基底100上。上半导体芯片320a可以包括第一上半导体芯片322、第二半导体芯片324、第三半导体芯片326和第四上半导体芯片328，并且可以竖直地堆叠并通过第二连接部330b连接。第二连接部330b可以是焊料球或凸块，并且可以将上半导体芯片320a的基底垫328彼此连接，并且在最下部分中，第二连接部330b可以连接到插入基底100的第二布线层134。上半导体芯片320a可以包括设置在其中并穿透其中的贯通电极TV。第二密封剂340可以布置为填充上半导体芯片320a之间的空间。以这种方式，根据示例实施例，上半导体芯片320a可以直接安装在插入基底100上，并且在示例实施例中可以改变被安装的上半导体芯片320a的数量和安装类型。图17是根据示例实施例的包括半导体封装件的封装模块的示意图。参照图17，封装模块2000可以以包括一个或多个半导体集成电路IC芯片2200和四侧引脚扁平封装QFP封装半导体IC芯片2300的形式来提供。封装模块2000可以通过在基底2100上安装应用有根据示例实施例的半导体封装件的半导体IC芯片2200和2300来形成。封装模块2000可以通过设置在基底2100的一侧上的外部连接端子2400连接到外部电子装置。图18是根据示例实施例的包括半导体封装件的电子装置的示意性框图。参照图18，示出了应用根据示例实施例的半导体封装技术的电子系统3000。电子系统3000可以包括控制器3100、输入输出装置3200和存储器装置或存储装置3300。控制器3100、输入输出装置3200和存储器装置3300可以通过总线3500连接。总线3500可以是数据传播的通道。控制器3100可以包括例如微处理器、数字信号处理器、微控制器和能够执行与微处理器、数字信号处理器和微控制器的功能相同的功能的逻辑元件中的至少一个。控制器3100和存储器装置3300可以包括根据示例实施例的半导体封装件。输入输出装置3200可以包括从小键盘、键盘和显示装置中选择的至少一个。存储器装置3300可以是用于存储数据的装置。存储器装置3300可以存储由控制器3100执行的数据和或指令等。存储器装置3300可以包括易失性存储器元件和或非易失性存储器元件。可选择地，存储器装置3300可以由闪存形成。例如，应用有根据示例实施例的半导体封装技术的闪存可以安装在诸如移动装置或台式计算机的信息处理系统中。这种闪存可以包括半导体磁盘装置SSD。在这种情况下，电子系统3000可以在闪存系统中稳定地存储大量数据。电子系统3000还可以包括用于将数据传输到通信网络或从通信网络接收数据的接口3400。接口3400可以是有线或无线形式。例如，接口3400可以包括天线或有线无线收发器。虽然未示出，但是电子系统3000还可以包括应用芯片组、相机图像处理器CIS、输入输出装置等。电子系统3000可以实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理PDA、便携式计算机、网络平板电脑、移动电话、无线电话、膝上型计算机、存储器卡、数字音乐系统和信息传输接收系统中的一种。在电子系统3000是能够执行无线通信的设备的情况下，电子系统3000可以用于通信接口协议中，诸如第三代通信系统诸如CDMA、GSM、NADC、E-TDMA、WCDAM、CDMA2000等。根据示例实施例，由于插入基底包括凹陷区和上虚设布线层，因此可以提供具有改善的可靠性的插入基底和包括该插入基底的半导体封装件。虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说明显的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。

权利要求：1.一种半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并具有从面向下半导体芯片的下表面凹陷的凹部，其中，插入基底包括在与下半导体芯片叠置的区域中设置为与凹部相邻的虚设布线层，并且其中，虚设布线层为电浮置。2.根据权利要求1所述的半导体封装件，其中，插入基底还包括覆盖虚设布线层的下表面的下绝缘层。3.根据权利要求1所述的半导体封装件，其中，虚设布线层的至少一部分暴露于凹部。4.根据权利要求3所述的半导体封装件，其中，虚设布线层的至少一部分与下半导体芯片的上表面接触。5.根据权利要求1所述的半导体封装件，其中，虚设布线层具有单个图案或者包括多个图案化的图案。6.根据权利要求1所述的半导体封装件，其中，插入基底还包括在形成凹部的下表面上彼此间隔开的突出部。7.根据权利要求6所述的半导体封装件，其中，突出部的至少一部分与下半导体芯片的上表面接触。8.根据权利要求1所述的半导体封装件，其中，插入基底包括：芯绝缘层，具有嵌入布线层；下绝缘层，设置在芯绝缘层下方并具有凹部；以及互连布线层，在凹部的外围上，设置在下绝缘层的下表面上。9.根据权利要求8所述的半导体封装件，其中，虚设布线层设置在下绝缘层内。10.根据权利要求8所述的半导体封装件，其中，插入基底还包括连接互连布线层和嵌入布线层的孔。11.根据权利要求8所述的半导体封装件，其中，芯绝缘层和下绝缘层包括不同的材料。12.根据权利要求11所述的半导体封装件，其中，芯绝缘层包括玻璃纤维，下绝缘层由树脂和无机填料构成。13.根据权利要求8所述的半导体封装件，所述半导体封装件还包括：连接端子，设置在互连布线层与第一基底之间。14.根据权利要求8所述的半导体封装件，其中，嵌入布线层的一部分暴露于芯绝缘层的上表面，并具有位于比芯绝缘层的上表面的竖直高度低的竖直高度上的上表面。15.根据权利要求1所述的半导体封装件，其中，插入基底还包括在与虚设布线层同一竖直高度上设置在凹部的外周上的外围布线层。16.根据权利要求1所述的半导体封装件，其中，第一基底具有与安装有下半导体芯片的区域对应的空腔。17.一种半导体封装件，所述半导体封装件包括：基底；半导体芯片，安装在基底上；插入基底，设置在半导体芯片上并电连接到基底；以及连接端子，连接基底和插入基底，其中，插入基底包括：芯绝缘层，具有嵌入布线层；下绝缘层，设置在芯绝缘层下方，并具有从面向半导体芯片的下表面凹陷的凹部；虚设布线层，在凹部上方设置在嵌入布线层与半导体芯片之间，虚设布线层为电浮置；以及互连布线层，在凹部的外围上，设置在下绝缘层的下表面上并连接到连接端子。18.根据权利要求17所述的半导体封装件，其中，虚设布线层设置在芯绝缘层的下表面上。19.根据权利要求17所述的半导体封装件，其中，虚设布线层设置在下绝缘层内。20.根据权利要求17所述的半导体封装件，其中，下绝缘层暴露虚设布线层的至少一部分。21.根据权利要求17所述的半导体封装件，其中，下绝缘层的限定凹部的侧表面是弯曲的。22.根据权利要求17所述的半导体封装件，其中，凹部具有在远离虚设布线层的方向上增大的宽度。23.一种插入基底，所述插入基底包括：芯绝缘层，具有嵌入布线层；下绝缘层，设置在芯绝缘层下方，并在下表面的中心处具有从下表面凹陷的凹部；以及虚设布线层，在凹部上方设置在芯绝缘层的下表面上，其中，虚设布线层为电浮置。24.根据权利要求23所述的插入基底，所述插入基底还包括：互连布线层，在凹部的外周上设置在下绝缘层的下表面上；以及连接端子，设置在互连布线层的下表面上。25.根据权利要求24所述的插入基底，所述插入基底还包括：孔，穿透下绝缘层并连接互连布线层和嵌入布线层。

百度查询： 三星电子株式会社 插入基底和半导体封装件