龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：上海华虹宏力半导体制造有限公司
申请日：2024-02-29
公开（公告）日：2024-05-28
公开（公告）号：CN118098942A
主分类号：H01L21/265
分类号：H01L21/265;H01L21/336
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.06.14#实质审查的生效;2024.05.28#公开
摘要：本发明公开一种在VDMOS和LDMOS集成平台中优化VDMOS比导通电阻的方法，包括提供衬底，在衬底上进行VDMOS区域的杂质离子注入，再在衬底上进行外延生长，形成第一层外延层；在第一层外延层上生长一层氧化层，在第一层外延层中进行VDMOS区域的杂质离子注入；刻蚀去除氧化层，在第一层外延层上进行外延生长，形成第二层外延层；进行热过程，使杂质离子扩散，VDMOS区域外延层的掺杂浓度提高。本发明在衬底和第一层外延层的VDMOS区域上进行同类杂质注入，利用该平台上自有的热过程使注入杂质分布更加均匀，有效提高了VDMOS区域外延层的掺杂浓度，降低了VDMOS的比导通电阻。
主权项：1.一种在VDMOS和LDMOS集成平台中优化VDMOS比导通电阻的方法，其特征在于，包括以下步骤：步骤一、提供衬底，在所述衬底上进行VDMOS区域的杂质离子注入，再在所述衬底上进行外延生长，形成第一层外延层；步骤二、在所述第一层外延层上生长一层氧化层，在所述第一层外延层中进行VDMOS区域的杂质离子注入；步骤三、刻蚀去除所述氧化层，在所述第一层外延层上进行外延生长，形成第二层外延层；步骤四、进行热过程，使所述杂质离子扩散，所述VDMOS区域外延层的掺杂浓度提高。
全文数据：
权利要求：
百度查询： 上海华虹宏力半导体制造有限公司 一种在VDMOS和LDMOS集成平台中优化VDMOS比导通电阻的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号