申请/专利权人：广微集成技术(深圳)有限公司

申请日：2024-02-02

公开（公告）日：2024-06-07

公开（公告）号：CN118156306A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/66;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.06.25#实质审查的生效;2024.06.07#公开

摘要：本发明公开了一种屏蔽栅沟槽VDMOS终端结构及其制造方法，该制造方法主要包括：在外延层的上方生长一层硬掩膜层，然后进行沟槽掩膜版的曝光、刻蚀，以形成多个沟槽，有源区的沟槽的宽度小于终端区的沟槽的宽度；向沟槽内淀积氧化层，有源区的沟槽内被氧化层填充满，终端区的沟槽的内壁被氧化层覆盖且未被氧化层填充满；通过干法刻蚀工艺，去除终端区的沟槽的底部覆盖的氧化层，以形成终端P环的离子注入窗口以进行终端P环离子注入，然后进行热扩散，激活并推进杂质，以在终端区的沟槽的底部形成终端体内P型场限环；去除氧化层和硬掩膜层，进行后续工艺。本发明采用终端宽槽结构，可以实现不需要进行光刻进行终端沟槽区域离子的注入。

主权项：1.一种屏蔽栅沟槽VDMOS终端结构制造方法，其特征在于，包括：制备主体结构，所述主体结构由底层衬底层和顶层外延层组成；所述主体结构包括左侧有源区和右侧终端区；在所述外延层的上方生长一层硬掩膜层，然后进行沟槽掩膜版的曝光、刻蚀，以在所述外延层上形成多个深度一致但宽度不一的沟槽，位于所述有源区的沟槽的宽度小于位于所述终端区的沟槽的宽度；向所述沟槽内淀积氧化层，所述有源区的沟槽内被所述氧化层填充满，所述终端区的沟槽的内壁被所述氧化层覆盖且未被所述氧化层填充满；通过干法刻蚀工艺，去除所述终端区的沟槽的底部覆盖的氧化层，以形成终端P环的离子注入窗口；向所述终端P环的离子注入窗口进行终端P环离子注入，然后进行热扩散，激活并推进杂质，以在所述终端区的沟槽的底部形成终端体内P型场限环；去除所述氧化层和所述硬掩膜层；在所述终端区制备形成第一厚场氧化层、第一多晶硅屏蔽栅、第一终端场氧化层，在所述有源区制备形成第二厚场氧化层、第二多晶硅屏蔽栅、隔离氧化层、薄栅氧化层、器件多晶硅栅极以及金属层；所述第一厚场氧化层覆盖所述终端区的沟槽的内壁，所述第一多晶硅屏蔽栅填充满被所述第一厚场氧化层覆盖的沟槽，所述第一终端场氧化层覆盖所述终端区上表面；所述隔离氧化层将所述有源区的沟槽划分为上下两部分，下部分的周壁和底壁被所述第二厚场氧化层覆盖并填充满所述第二多晶硅屏蔽栅，上部分的周壁被所述薄栅氧化层覆盖并填充满所述器件多晶硅栅极，所述金属层覆盖所述有源区的表面；在任意两个所述沟槽之间的上端构造Pbody层掺杂区域，并在所述有源区的沟槽的上端外周构造源极重掺杂层。

全文数据：

权利要求：

百度查询： 广微集成技术(深圳)有限公司 屏蔽栅沟槽VDMOS终端结构及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD