申请/专利权人:浙江大学
申请日:2024-02-21
公开(公告)日:2024-05-28
公开(公告)号:CN118101595A
主分类号:H04L49/10
分类号:H04L49/10;H04L49/109;H04L49/90;H04L49/118
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.06.14#实质审查的生效;2024.05.28#公开
摘要:本发明公开了一种适用于Multi‑die封装芯片的统一交换架构,包含:接收调度模块、数据缓存模块、数据仲裁模块、交换模块和发送调度模块;接收调度模块解析接收到的网络报文的报文头部,基于解析的目的地址进行调度信号处理;数据缓存模块根据接收调度模块的调度命令将网络报文缓存到缓存区;数据仲裁模块根据网络报文的目的地址进行仲裁完成网络交换机出口端和入口端的匹配;交换模块建立相应端口的数据通道传输数据;发送调度模块根据网路拥塞情况向入口端发送反压请求,完成一定的拥塞缓冲。本发明的适用于Multi‑die封装芯片的统一交换架构,通过缓冲区映射、分布式Crossbar交叉开关和统一接口等方法,极大的减少了Multi‑die封装架构下的网络交换芯片在裸片间的连接。
主权项:1.一种适用于Multi-die封装芯片的统一交换架构,其特征在于,包含:接收调度模块、数据缓存模块、数据仲裁模块、交换模块和发送调度模块;所述接收调度模块用于解析接收到的网络报文的报文头部,并基于解析的目的地址进行调度信号处理;所述数据缓存模块用于根据所述接收调度模块的调度命令将网络报文缓存到缓存区;所述数据仲裁模块用于根据网络报文的目的地址进行多对一的仲裁,完成网络交换机出口端和入口端的匹配;所述交换模块根据所述数据仲裁模块的匹配建立相应端口的数据通道传输数据;所述发送调度模块用于根据网路拥塞情况向入口端发送反压请求,完成一定的拥塞缓冲,保证拥塞情况下各个端口的公平性。
全文数据:
权利要求:
百度查询: 浙江大学 适用于Multi-die封装芯片的统一交换架构
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。