申请/专利权人：无锡市捷瑞微电子有限公司

申请日：2024-01-11

公开（公告）日：2024-05-31

公开（公告）号：CN118116924A

主分类号：H01L27/02

分类号：H01L27/02;H01L21/768;C30B25/04;C30B25/16;C30B28/14;C30B33/02;C23C14/14

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.06.18#实质审查的生效;2024.05.31#公开

摘要：本发明公开了一种集成式沟槽结构低电容TVS器件，涉及电子工程领域，包含反向导引小电容二极管D2、正向导引小电容二极管D1、TVS二极管D3、集成式沟槽模块和金属化结构，所述反向导引小电容二极管D2的输出端与所述正向导引小电容二极管D1，所述正向导引小电容二极管D1的输出端与所述TVS二极管D3的输入端连接，所述正向导引小电容二极管D1，反向导引小电容二极管D2的输出端与所述正向导引小电容二极管D1通过所述金属化结构连接，所述集成式沟槽模块深入所述第一导电类型衬底的内部；本发明能够将器件漏电水平降低一个数量级，并且可大幅提高器件的良率。

主权项：1.一种集成式沟槽结构低电容TVS器件，其特征在于：所述低电容TVS器件包括：正向导引小电容二极管D1，用于保护所述低电容TVS器件免受正向电压的影响，所述正向导引小电容二极管D1包括第一导电类型衬底与第二导电类型第二外延层，所述第一导电类型衬底采用重掺杂P型衬底作为所述低电容TVS器件的基底，所述重掺杂P型衬底采用自适应优化模型实现掺杂浓度、电阻率和衬底厚度的优化，所述第二导电类型第二外延层通过金属有机气相外延法在所述重掺杂P型衬底上生长N型外延层；反向导引小电容二极管D2，用于保护所述低电容TVS器件免受反向电压的影响，所述反向导引小电容二极管D2包括第一导电类型引出和所述第二导电类型第二外延层，所述第一导电类型引出通过掩膜注入热退火方式形成；TVS二极管D3，用于保护电路免受电压瞬变的损害，所述TVS二极管D3包括第二导电类型埋层和所述第一导电类型衬底，所述第二导电类型埋层通过掩膜开窗和注入推结方式在第二导电类型第一外延层上形成；集成式沟槽模块，用于优化所述低电容TVS器件结构并降低所述低电容TVS器件的漏电水平，所述集成式沟槽模块包括隔离沟槽和PolyTrench阵列边缘沟槽，所述隔离沟槽通过刻蚀和TEOS化学气相淀积将有所述第二导电类型埋层的区域和没有所述第二导电类型埋层的区域进行隔离，所述PolyTrench阵列边缘沟槽通过刻蚀形成阶梯深度分布的沟槽，并通过原位掺杂淀积第二导电类型多晶硅；金属化结构，用于承载电流和所述低电容TVS器件的电极连接，所述金属化结构包括第一金属层和第二金属层，所述第一金属层通过铝和铜在所述第一导电类型引出和第二导电类型引出表面接触淀积形成，所述第二金属层通过钛、镍和银组成，所述第二金属层位于所述第一导电类型衬底的背面；其中，所述反向导引小电容二极管D2的输出端与所述正向导引小电容二极管D1，所述正向导引小电容二极管D1的输出端与所述TVS二极管D3的输入端连接，所述正向导引小电容二极管D1，反向导引小电容二极管D2的输出端与所述正向导引小电容二极管D1通过所述金属化结构连接，所述集成式沟槽模块深入所述第一导电类型衬底的内部。

全文数据：

权利要求：

百度查询： 无锡市捷瑞微电子有限公司 一种集成式沟槽结构低电容TVS器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD